(디지털)"시프트

S

sesl33

Guest
제가 질문이있습니다.
어떤 시계가없이는 변화에 등록을위한 회로를 무엇입니까?

그냥 예를 들어, 다음과 같이 내가 Verilog 코드 말 : -

[15시], B 조 reg;
] C [15시 reg;
정수 난;

(A 또는 B)를 항상 시작 @
은 (i = 0; 전 "16; 전 = 전 1) 시작
만약 ( "B)를 시작합니다
= ""1;
C [난] = 1;

다른 시작
B 조 = B 조 ""1;
C [난] = 1;




추신 : 그 이상의 회로를 설명의 목적이다.그냥 예를 들어 그 방법을 디지털 회로와 같은 모양을 시각화 수없습니다.

 
U 어떤 주파수 송신기와 수신기 주파수에 있는지 알고있다

예를 들어, 그렇게하면 불러 입력 변화에 피드를 등록 5MHz에서 알고, 출력에서 수신기 부분을 수신기에 5MHz가 필요합니다.

없기 시계, 너무 모든 입력 parallelly, 시리얼 대신 할 수 있어야합니다

 
yuenkit 썼습니다 :

U 어떤 주파수 송신기와 수신기 주파수에 있는지 알고있다예를 들어, 그렇게하면 불러 입력 변화에 피드를 등록 5MHz에서 알고, 출력에서 수신기 부분을 수신기에 5MHz가 필요합니다.없기 시계, 너무 모든 입력 parallelly, 시리얼 대신 할 수 있어야합니다
 
귀하의 코드 "" ""상수 "1에 대한 비교 및 먹스를 체인, 아니 술에"syntheized 될 것입니다.
그리고 아무도 등록이 생성됩니다.

 

Welcome to EDABoard.com

Sponsor

Back
Top