S
sesl33
Guest
제가 질문이있습니다.
어떤 시계가없이는 변화에 등록을위한 회로를 무엇입니까?
그냥 예를 들어, 다음과 같이 내가 Verilog 코드 말 : -
[15시], B 조 reg;
] C [15시 reg;
정수 난;
(A 또는 B)를 항상 시작 @
은 (i = 0; 전 "16; 전 = 전 1) 시작
만약 ( "B)를 시작합니다
= ""1;
C [난] = 1;
끝
다른 시작
B 조 = B 조 ""1;
C [난] = 1;
끝
끝
추신 : 그 이상의 회로를 설명의 목적이다.그냥 예를 들어 그 방법을 디지털 회로와 같은 모양을 시각화 수없습니다.
어떤 시계가없이는 변화에 등록을위한 회로를 무엇입니까?
그냥 예를 들어, 다음과 같이 내가 Verilog 코드 말 : -
[15시], B 조 reg;
] C [15시 reg;
정수 난;
(A 또는 B)를 항상 시작 @
은 (i = 0; 전 "16; 전 = 전 1) 시작
만약 ( "B)를 시작합니다
= ""1;
C [난] = 1;
끝
다른 시작
B 조 = B 조 ""1;
C [난] = 1;
끝
끝
추신 : 그 이상의 회로를 설명의 목적이다.그냥 예를 들어 그 방법을 디지털 회로와 같은 모양을 시각화 수없습니다.