(디지털)"시스템

[eexuke]

안녕,
난 시스템의 설계 및 검증 시스템의 비디오 디코딩해야합니다.어떻게하면 처음부터 다시 시작할 수 있습니까?모든 정보, 웹사이트 또는 권장 도서?내가 SystemVerilog, 어떻게 생각하십니까이 작업을 수행하기 위해 사용하기로 결정?

미리 감사드립니다!

 

[eda_wiz]

시스템 Verilog !!!!!당신은 합성 또는 시스템 설계 및 모델링 .. 단지 계획

rgds
eda_wiz에 의해 2006년 4월 6일 15시 7분에 편집한 마지막으로, 1 시간을 편집한 총

 

[Guest]

모든 시뮬레이터 시스템은 이제 완전히 Verilog 지원합니까?, 그것을 검증 langurage로 systemverilog 사용하는 어려운 IMHO, 전에 그런 시뮬레이터입니다.

 

[eexuke]

난 오직 시스템을 시뮬레이션 할 싶어요.에 대하여 합성, 난 Verilog를 사용하는 것을 선호.내가 VCS는 7.0 또는 ModelSim 6.0 systemverilog을 지원하는 것은 사실입니다 들었어요?

 

[nemolee]

eexuke 썼습니다 :

난 오직 시스템을 시뮬레이션 할 싶어요.
에 대하여 합성, 난 Verilog를 사용하는 것을 선호.
내가 VCS는 7.0 또는 ModelSim 6.0 systemverilog을 지원하는 것은 사실입니다 들었어요?

 

[jinruan]

내가 matlab에 당신을 위해 좋은 것 같아요

 

[Guest]

[No message]

 

[eexuke]

jinruan 썼습니다 :

내가 matlab에 당신을 위해 좋은 것 같아요

 

[haoboy]

시스템 시뮬레이션 및 검증 U c. 시스템에 대해서만 사용할 수있습니다

 

[ken_80]

내가 SystemC를 당신을 많이 도울 수 있다고 생각

 

[bluebyte]

eexuke 썼습니다 :

안녕,

난 시스템의 설계 및 검증 시스템의 비디오 디코딩해야합니다.
어떻게하면 처음부터 다시 시작할 수 있습니까?
모든 정보, 웹사이트 또는 권장 도서?
내가 SystemVerilog, 어떻게 생각하십니까이 작업을 수행하기 위해 사용하기로 결정?미리 감사드립니다!

 

[zhanch]

bluebyte 썼습니다 :eexuke 썼습니다 :

안녕,

난 시스템의 설계 및 검증 시스템의 비디오 디코딩해야합니다.
어떻게하면 처음부터 다시 시작할 수 있습니까?
모든 정보, 웹사이트 또는 권장 도서?
내가 SystemVerilog, 어떻게 생각하십니까이 작업을 수행하기 위해 사용하기로 결정?미리 감사드립니다!

 

[nagraj]

그것이 좋을 것 생각의 설계 및 검증을위한 SystemC를위한 sverilog 사용할 수있습니다.

 

[Guest]

SystemVerilog 시스템에 사용되는 수준의 모델링 intendeed되지 않습니다.
SystemC를 당신을위한 언어입니다.당신이 처음에 충분한) (일부 C 디버거 및 파형 뷰어를 어떤 비싼 장비가 필요하지 않습니다.
만약 H.264 디코더에 대해 얘기하고있습니다 :
- 기존 JM 참조 소프트웨어로 시작 확인을 누릅니다.당신이 (또는 C로 재작 성해야 rearange 믹싱) 명확하게 별도의 함수 및 C / SystemC를 피하기 위해 당신이 HW에 대한 결정 / 소프트웨어 파티션을 도와 파일링 않습니다.
- 그 후 HW 모듈 사이의 인터페이스에 대한 결정은 기존 ℃ 주변을 SystemC를 래퍼를 만들 필요 클래스 (해당되는 경우, 2 개의 모델을 단순화된 유지 보수)를 가능한 imoplement 이러한 인터페이스 () aproximate 타이밍 모델링을 사용합니다.공지 사항은 C 를 모델로하여 SystemC를 모델로 모든 시간을위한 황금 남아 둘 다 유지 관리해야합니다.
때까지 귀하의 요구에 만족을 찾을 arhitecture - SystemC를 여러 iterrations합니다.병렬 펌웨어 개발 (당신은 아직 정확하게 사용하여 임베디드 프로세서를 선택할 필요하지 않거나 텐실리카의 같은 화려한 물건 / 아크와 함께가는거야 제외)
- SystemC를 모델로 할 때 당신은 HDL을 writting와 함께 안정적으로 시작할 수있습니다.만약 당신이 미국 노스캐롤라이나 - Verilog와 노스캐롤라이나 주 - 당신은 단순히 당신의 SystemC를 Verilog 모델의 모든 모듈을 대체할 수있는 SystemC를 라이센스하고 (SystemC를 - Verilog 공동 시뮬레이션) 작업을 못합니다.공지 사항은 별도의 차단해야 - 무슨 큰 도움이됩니다 레벨 테스트 환경이 필요하지 않습니다.Yor SystemC를 모델로하여 SystemC를위한 황금 남아 Verilog 공동 시뮬레이션의 모든 시간.
- 게이트 FPGA를 수행하기 전에 프로토 타입 수준 (포스트 - 합성 모의 SystemC를 환경에서)로 이동
- 해당 사용자의 FPGA 플랫폼을 개발

 

[lijian_18]

난 강력하게 안드로메다 동의합니다.

SystemC를 올바른 선택입니다.

SystemC를 디자인 빠르게 폐쇄 많은 도움이됩니다.

후 안정적인 디자인입니다, Verilog로 변환은 간단합니다.

 

[zhangpengyu]

Systemverilog 좋은 선택입니다.
당신은 그것을 사용하는 시스템의 설계 및 검증을 할 수있습니다.
그리고 또한 그것은 RTL 코딩을 사용 할 수있습니다.

 

[haosg]

시스템 C 아주 좋은