S
sunms
Guest
내가 ASIC 설계에 4 년간 참여했다.저희 회사에서, 두 개의 칩을 완료되었습니다.난 시스템의 설계, 코드의 민영 RTL, FPGA를 검증, 칩 합성, 태평양 표준시 그래서 쓰기 참가한 (레이아웃 파운드리에 의해 이루어집니다 게시물의 작품).
하지만 요즘 난 손실 오전.내가 어떤 방향으로 미래에 더 나은가 잘 모릅니다.
그래서 귀하의 경험에 대해 얘기하고 싶습니다 어떤 수석 엔지니어입니다.
하지만 요즘 난 손실 오전.내가 어떤 방향으로 미래에 더 나은가 잘 모릅니다.
그래서 귀하의 경험에 대해 얘기하고 싶습니다 어떤 수석 엔지니어입니다.