(디지털)"시계

안녕,

좋은 질문 :
그게 클럭 게이트 컨트롤러에 의해 additionnal 지역 brougth 생각합니다.

 
당신은 신중하게 그렇게 꼬마 시계 (클럭 펄스를 단축)이 생성되지 않습니다 gating 회로를 설계해야합니다.

만약 활성화 / 비활성화 클럭 클럭 사이클에 잘못된 시간에 당신은 어디 싶지 않아하거나 기대하는 시계 가장자리를 얻을 수있습니다.분명히,이 동기 회로에 문제가 발생할 수있습니다.

rb

 
또한 추가적인 노력이 있기 때문에 모든 클럭의 기본 입력에서 제어해야 할 경우에도, 회로 개폐 시계 먹이에 대한 검사를 삽입할 수 있는지 확인이 필요합니다.모르겠지만 열심히하면 다 아니에요, 당신은 잘못이 범위를 잃게됩니다.

존

/ 이동 정보 DFT 얘기할 :
DFT 다이제스트
DFT 포럼

 
안녕
시계 gating의 장점으로 예측할 수있습니다
전원 절약 (가장) 중요한
노력을 절약 라우팅
지역 절약

단점,
1.If 시계 gating 단일 게이트 영역에서만 수행에 필요한 덜 신경이 결함에 의해 afftected해서는 안 전체 클럭주기 retaind 신호가 활성화되어야 촬영한 수있다.
2.If 닫히진 gating 시계를 누른 다음 라우팅 영역과 원래의 디자인 경쟁력이 될 수 있지만 두 가지 경우 모두에 전력을 저장하는 데 사용됩니다.

 
U 걸쇠가 결함을 피하기 위해 사용할 수있는<img src="http://images.elektroda.net/95_1195280364.jpg" border="0" alt="clock gating" title="시계 gating"/>
 
"추가적인 노력도 있기 때문에 모든 클럭의 기본 입력에서 제어해야 할 경우에도, 회로 개폐 시계 먹이에 대한 검사를 삽입할 수 있는지 확인이 필요합니다. 간단치가 않아, 어려운, 그러나 만약 그것이 한 건 아니지만, 당신이 잘못 뺀다 보험. "

합성 도구 및 / 또는 회사의 내부 클럭 셀 스크립트 또는 테스트 모드에서 클럭 게이트를 통과할 수 모듈 gating에 (시험 활성화) 신호 테라모 삽입할 수있습니다.테스트 모드에서 간단히 : CLK의 모듈 = CLK 모듈의 밖으로, 따라서 전체 controllability.이 공정을 자동으로 이루어집니다.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top