(디지털)"시계

[Guest]

안녕하세요 여러분,

난 고속 클럭 IP의 조각의 데이터를 빠른 시간 CLK의 모든 가장자리에 나오는 나오고있다.내 디자인 내가이 시계 2 분할, 그리고 난 그렇게 간단한 플립 플롭 구성하여 뭐하는 거지 (안 PLL을 사용하여)를 사용할 수 있어야합니다.내 걱정 내 나눈 플립 시계 가장자리를 나중에 도착할 수있다는 몇 가지 데이터를 빠르게 CLK 밖 승마의 조각을 잡을 수있습니다 슬리퍼.데이터 손실 위험이있습니다.내가 늦게 도착하는 에지의 가능성을 처리하려면 어떻게해야합니까?

감사합니다.

 

[Guest]

첫째, 데이터를 빠른 클럭이 출시되고 느린 클럭에 의해 촬영된 밖에 다른 모든 사이클, 그렇지 않으면 천천히 시계를 그리워 절반 데이터를 시작하실 수있습니다.귀하의 디자인을 돌봐주고, 그럼 아무 걱정했다.두 개의 시계 그룹화 될 수 있으며 함께 클럭 트리 합성하는 동안 모든 클럭 가장자리 수 있도록 균형을 같은 시간에 주변에 도착합니다.

 

[Guest]

[No message]

 

[Guest]

그래, 나도 그를 차지하고있다.답장을 보내주셔서 감사합니다.네 말이 맞아, 클럭 트리 합성 알아서 예정입니다.