(디지털)"시계를

나중에
이것은 확실히 할 수있습니다.느리게 만들 수있습니다 느슨하게 경우에는 첫 번째 FFS 그리고 만약 느슨하게입니다 첫 번째 최저점에 대한 다른 두 사람 사이에 다음 살아야 클럭 사이의 긍정적인 빠른 3 최저점을위한 시계를 만들 수 있으며, 3 FFS 서로 인접한를 가졌어요.우리는 설치 창을 늘릴 수 이쪽으로.

 
그래서 만약 우리가 다음 우리를 설정할 향상시킬 수있습니다 캡처 가장자리가 지연됩니다 긍정적인 왜곡 증가했다.
하지만 데이터를 저장할 첫 flipflop 즉, 긴 시간을 가지고있는 것과 동일한 시간에 시간을 너무 잡아 움직이지 violations.the 왜곡의 시간에 대한 최초의 FF로 잡고 시간이 추가될 것입니다 확률이 증가합니다.
.

 
2 FFS 사이 combinational 논리를 통해이있습니다 하나 이상의 경로입니다.저희는 보류 위반에 대한 설치 및 최소 지연 경로를 두 FFS 사이의 최대 지연 경로를 고려하십시오.그래서, 만약 우리가 긍정적인 왜곡 증가, 우리의 최대 지연 경로를 존중 설치 위반 피할 수있습니다.경우 또는 왜곡이 매우 큰 경우에는 데이터를 설치하지 않도록하고 잡아 위반이 필요하지만 시간이 최소 지연 경로의 개최 요구 사항에 영향을 미칠 수있다는 서로 매우 폐쇄됩니다.

 
이 확인되어야합니다,하지만 당신을 잡고 위반으로 끝낼 수있습니다.그래서 조심

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="윙크" border="0" />
 
이미 한국 P & 연구의 흐름을 설치 위반 담합의 다른 방법은 없나요?

 
최대한의 데이터 경로 지연을 줄입니다.그 좋아하는 것을 위해 몇 가지 기술이있습니다

~ 업 / 다운 사이징 세포
~ 추가 / 버퍼 제거
세포의 ~ 변경 배치 (단, F / F CTS 이후)
/ 확대 라우팅 간격에 의해 ~ 줄이면 누화 지연
등

 
나중에 당신이 시계에 위반 최대 설정을 제거 왜곡 추가할 수 있지만 그 경우에만 다음 경로 .. 더 긍정적인 느슨하게하는 데 이루어져야합니다
이 일을하는 동안 그것을 위반하기 때문에 보류가 발생할 수있습니다하지만 당신은 신중해야

 
안녕하세요 호미와 shelk,

당신이 더 많은 이유가 이거 들고 위반이 발생할 수 있음에 조금 설명해 주실래요?어떤 DFF에?

진심으로 감사합니다!

 
A

asicengineer1

Guest
안녕,
줄 알았 클럭을 도입하여 설치 위반 제거할 수있을 의도적으로 설계 즉 곁눈으로 설치하는 경우 윈도우를 효과적으로 흐름의 일부가 더 이상 그곳에만 설치 위반 조금 밀어 무엇입니까?

 
안녕,

대답 yes.but 하나의 위반의 경우 U가 엄청난 양의하지 않으면 이러한 경우에는 그 경로에 작은 양의 위반이지만, 이것을 사용해야합니다.

안부,
ramesh.s

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top