A
anwei7208
Guest
저는 초보자입니다.제발 도와주세요!
내가 칩 몇 가지 큰 블록으로 구성된 Verilog 코딩을 완료했습니다.SOC를 발생하는 장소와 루트 파티션에 접근을 제공합니다.의사가 거기 하향식 또는 상향식 있다고 접근을.그것은 나를 바닥에 진입 올라가 더 쉬울 것 같다.
내 질문은 : 때 각 블록에, 내가 전에 최고 수준의 반도체 조립 이동이 완료 장소와 전력 기획 및 CTS를 포함한 경로를 완료해야하는 작업을?그렇다면 방법을 차단하는 차원에서 전력을 계획 할까?
만날 의사가 매우 블록 수준의 장소와 경로를 명확하지 않다.거기에 멋진이 문제에 대한 입문서인가?
정말 감사합니다!
내가 칩 몇 가지 큰 블록으로 구성된 Verilog 코딩을 완료했습니다.SOC를 발생하는 장소와 루트 파티션에 접근을 제공합니다.의사가 거기 하향식 또는 상향식 있다고 접근을.그것은 나를 바닥에 진입 올라가 더 쉬울 것 같다.
내 질문은 : 때 각 블록에, 내가 전에 최고 수준의 반도체 조립 이동이 완료 장소와 전력 기획 및 CTS를 포함한 경로를 완료해야하는 작업을?그렇다면 방법을 차단하는 차원에서 전력을 계획 할까?
만날 의사가 매우 블록 수준의 장소와 경로를 명확하지 않다.거기에 멋진이 문제에 대한 입문서인가?
정말 감사합니다!