(디지털)"물고

C

cafukarfoo

Guest
안녕하십니까,

난하지 않을 때 가능한 모든 "사건이 상태가"지정된 위치 래치 이유는 합성 도구를 추론 호기심입니다.

아무도 자신의 지식을 공유할 수 있습니까?감사합니다.

 
때문에 회로의 경우에는 성명의 다른 지점에서 신호 상태를 확인할 수없습니다!

 
안녕하세요 ljxpjpjljx,

어떻게 합성 도구는 결국 함께 할 때 다른 지점에서 신호 상태를 확인할 수있는 걸쇠가 궁금해서입니다.

좀 더 자세히 설명하는 데 도움이 될까요?

감사합니다.

 
안녕,

언제 합성 도구를 '조건', 그것은 이전의 값을 유지한다 정의하지 확인할 수없습니다.
게다가, 당신은 그때 "기본값을 정의할 경우에는 성명을 통해 UR 안으로 :"

그러므로, 그것 래치를 추론한다.

예를 들어

항상 (셀프) @ / / 레벨 구분
시작
케이스 (셀프)
2'b00 : 아웃 = I0;
2'b10 : 아웃 = 소녀;
endcase / / 여기에 U 해달라고 ""기본값 정의


이 경우, 어떤 경우 생산액
셀프 = 2'b00 - "= I0 아웃;
셀프 2'b11 경우 설정됩니다 이제, 무슨이다.
시뮬레이션 결과, 그것을 유지하거나 어떤 = I0 나갈 이전의 값을 보유.

합성 도구를하려면이 래치입니다.

그렇지 않으면, U "에 기본값 : 아웃 = 소녀;"정의
자, 2'b00 및 2'b10 이외 밖으로 기본적으로 소녀와 동일한 것입니다.

희망은 내 설명을 미국에 분명하다
하면 불러 아직 아무런 의심도, pls 알려주시기 바랍니다.

 
만약 내가 그렇게 유추 걸릴 사람이 내 의견에 동의 것입니다 래치를 정당화하기 위해 예를 들면 다음과 같다 :

하나의 결론에 그냥 combinational 지역의보고에 의해, 설계의 품질을 판단해서는 안 점프.

경우의 예를 들어 걸릴 no_mad
거기에 높은 확률입니다 사건에서
기본 -없이
- noncombinational 영역 패입니다
- combinational 지역 남입니다
- 전체 면적 패입니다 남
기본 -와
- noncombinational 영역을 0 (영)입니다
- combinational 지역 N입니다

대부분의 경우 :
N "남하지만 난 남"N

그냥 그걸 바꿔
하나의 결론에 그냥 combinational 지역의보고에 의해, 설계의 품질을 판단하지 않는 한 그곳에 없음 래치 IS 점프 없으며 그렇게 유추 해서도 안됩니다.어떻게 생각합니까?맞죠?

 

Welcome to EDABoard.com

Sponsor

Back
Top