(디지털)"무엇을

[pandit_vlsi]

안녕
그들의 ASIC 플로우에 사용되는 지연 cells.when입니까?.
우리가 왜 합성 단계에서 사용하지 말아?.안부,
pandit.

 

[au_sun]

지연 세포 경로를 잡아 inorder 침해를 해결하기 위해 잠깐 시간을 위반하는 지연 삽입하는 데 사용됩니다.

보통 그들은 ASIC 설계에 라우팅 후, 잠깐 위반 사항을 시정할에 삽입됩니다.

 

[pandit_vlsi]

그들이 어떻게 모든 normall 세포 다릅니다.

 

[Guest]

[No message]

 

[au_sun]

트랜지스터 버퍼 세포 정상 세포의 개략도 및 지연이 세포의이 같은 방법을 지연 셀 상수를 지연 유언장에 따라 다릅니다.