Jun 3, 2001 #1 M manfer Guest 숨바꼭질 난 ASIC 설계에의 FPGA 프로토 타입을위한 디자인 플로우를 찾고 있어요.내가 존재하는 어떤 FPGA를위한 IP를 차단하는 사이 diference 및 제약 조건이 있는지 알고 싶어요 ASIC을
숨바꼭질 난 ASIC 설계에의 FPGA 프로토 타입을위한 디자인 플로우를 찾고 있어요.내가 존재하는 어떤 FPGA를위한 IP를 차단하는 사이 diference 및 제약 조건이 있는지 알고 싶어요 ASIC을
