디지털 디자인 (예 후 "게시 시뮬레이션"을 가지고 있습니까

[irun2]

안녕 모두, 제가 verilog를 사용하여 컨트롤러를 설계했습니다, 컴파일 및 P & R 후, 나는 DRC와 LVS를 실행할 수 가져올 케이던스에 대한 GDSII 파일을 수출하고, 결국 그렇게 지나갔다. 제가 레이아웃을 추출하고 모든 아날로그 디자이너처럼 게시물 시뮬레이션을 할 싶었어요. stimulas을 작동하기 위해서는, 내가 내 두 블록이 모두 필요한 ADE 및 설치를 연을 포함하여 설계도를 만들었습니다 (수입 게이트 케이던스에 netlistes)하려는 신호를 생성할 수도 두 블록을 만들었습니다. 하지만 SIM을 실행하기 시작하면, 11 errores 그들 모두가 같은 있으며, 감지, "셀보기 라이브러리 DCELL의 INLHDX1을 analog_extracted .. 마지막으로 추출 이후 바뀌었습니다 .." 나는 정확하게 기억하십시오. 하지만 말씀 드린 수정된 적이. 제가 analogLib 신호와의 두 블록을 교체하고 다시 심 한, 됐어요! 2 블록들이 레이아웃보기에서 추출해야합니다 본다? 나조차도 추출 후 게시물을 시뮬레이션을 실행할 수 있지만, SPICE를 사용하고 있기 때문에 매우 느린이야! 그래서 디지털 디자인은 결국 "게시 시뮬레이션"가 무엇입니까? 그렇다면 우리는 무엇 도구가 필요합니까? 또는 포스트 게이트 레벨 시뮬레이션 ASIC 정도입니까?

 

[jbeniston]

디지털 ASIC에 대한 일반적인 흐름은 다음과 같습니다 : - 최소 / 최대 구석에서 포스트 레이아웃 시뮬레이션 (ModelSim / VCS / NCSim) - STA (개발중인) - RTL 포스트 레이아웃 논리 동등한 검사 (등각 / 공증)에

 

[rca]

jbeniston의 언급처럼, 당신은 문제가 동일 확인, 타이밍 주석 (STA 도구에서) 몇 가지 문이 시뮬레이션을 추가할 수 있습니다. 저희 회사에서, 우리는 functionnal 모드, LEC 및 STA가 최소가 요구되며, 검사 패턴을 확인하는 타이밍으로 문이 시뮬레이션을 수행. 안부.

 

[stevephillips79]

안녕하세요, 디지털 설계는 단일 simultor, 게시물 simultor 결과 파형에 서서, 그리고 추출 이후는 GUI로 볼 수 있습니다. _________________________________________________________________ 싶다 얻을 - 구글의 첫 페이지에 귀하의 웹사이트에 트래픽의 부하? 오션 그룹에서 SEO 전문가를 고용 [URL = http://oceangroups.org/] SEO pecialist [/URL]