(디지털)"디자인의

[no_mad]

안녕 모두,

여기에 의견을 통해 UR 필요합니다.

여기 디자인 문제가있습니다.나는 clk1에서이 카운터의 출력을 다른 블록으로 이동됩니다 생성된 카운터있다.이 블록 같은 시계, clk1 사용하고있습니다.따라서, 가능하다면,이 디자인할 수있습니다 실리콘 작업을 무엇입니까?

난 VerilogXL를 사용하여 난 거죠.기능, 그것을 작동합니다.그런데 다시 한 번 봤어요 작은 느낌이 날 레이아웃 지연 ()와 후 그것 실거예요 작업을 알려줍니다.

통해 UR 의견을 주시기 바랍니다.매우 감사.

고맙습니다 사전했다.
미안하지만, 당신이 첨부 파일을 보려면 로그인이 필요합니다

 

[nand_gates]

여긴 아무 잘못입니다!그것은 실리콘 작업을해야합니다!

 

[Guest]

문제 없어, 그냥 synchrnous 디자인입니다.
만약 사용자 정의 디자인의 조심

 

[no_mad]

죄송 한데요,

내가 두 번째 블록 다이어그램 1 이상의 입력 데이터를 잊어.이 입력은 2 번 clk1 주파수보다 느립니다.자사의 클럭으로 데이터를 취급하지.

언제 높다 "1", clk1의 모든 posedge입니다; 출력에서 "1이 될것이다".

따라서, 그 때만 카운터거나 짝수 홀수 작동합니다.라이트??만약 내가 틀렸다면 정정 해주게.

 

[spauls]

U 1 플롭와, 이건 확실히 총을 작동 syncronize 수있습니다.

 

[Guest]

어떤 다른 문제는, 그것을 실리콘 작업할 수있습니다!
no_mad 썼습니다 :

안녕 모두,여기에 의견을 통해 UR 필요합니다.여기 디자인 문제가있습니다.
나는 clk1에서이 카운터의 출력을 다른 블록으로 이동됩니다 생성된 카운터있다.
이 블록 같은 시계, clk1 사용하고있습니다.
따라서, 가능하다면,이 디자인할 수있습니다 실리콘 작업을 무엇입니까?난 VerilogXL를 사용하여 난 거죠.
기능, 그것을 작동합니다.
그런데 다시 한 번 봤어요 작은 느낌이 날 레이아웃 지연 ()와 후 그것 실거예요 작업을 알려줍니다.통해 UR 의견을 주시기 바랍니다.
매우 감사.고맙습니다 사전했다.

 

[Guest]

[No message]

 

[Guest]

아냐, 그건 잘못.