(디지털)"대기

[vlsitechnology]

아무도 정확히 무슨 대기 전력 소비가 내게 설명할 수 있을까요??

 

[Guest]

[No message]

 

[moriar]

만약 내가 잘못 본게 아니라면, 넌 때 전력을 소비하지만, 시스템의 초기화가 작동하지 않을 대기 전력을 설명했다.당신이 TV에 전원 스위치를하지만 실제로 TV를 바꿔치기 한 것이 아니라고.실제로 전력 소비되고 있기 때문에 TV에 전자 공급 등) (VDD 초기화있습니다.때에도 시스템이 아직 활성화되지 않았습니다 또는 때 VDD VCC는 제공됩니다 그래서 유출 등 등이 자동으로 작동하는 다른 부분뿐만 아니라로 계산됩니다.

 

[vlsitechnology]

U의 CMOS의 관점에서 자세히 설명할 수 있을까요?PLZ

 

[moriar]

하지만 누군가가 내 진술을 확인할 도움이 될 것입 내게 희망을 해보 자구요

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="미소" border="0" />대기 전력 팬텀 전원 또는 전원 vampiric 간주될 수있습니다.내가의 CMOS에서 누설 전력으로 볼 수 있다고 생각.예를 들어, 전압 게이트 공급 완전히 반전 레이어 (subthreshold 전압), 이상적인, 소스로부터 드레인 전류 흐름 (NMOS) 양식이 부족합니다.하지만 현실에서, 거기에 흐르는 누설 전류이다.그래서이 활성화되지 않은 권력,하지만 대기 전력이다.

액티브 전력 소모를 트랜지스터의 스위칭 전력 손실에 관한 (비록 론도에 영향을 높은 전력 장치).스위칭 전력 손실이 직접 MOSFET의 총 상응하는 용량에 관련되어 -이 청구되고 있으며, 클럭 사이클의 방전 용량.pac = (CVdd ^ 2) f. 확인

장치 수준에서 실제로는 공급 전압을 낮출 활성화 전력을 줄이는 가장 효과적인 방법 - 수식에서.이것은 저전력 가전 제품 괜찮지만, 고성능 칩에 대한 임계값 전압뿐만 아니라 지연이 급격히 상승하거나 감소시킬 필요가있다.

그러나 더 낮은 임계값 전압이 크게 악화 대기 전력에 이르게 - 얇은 산화, 왜 90 나노, 65 나노 및 45 나노 디자인이 더 있지만 상대적으로 대기 전력 활성 소비 전력 180nm 130nm 공정 설계 250nm에 비해 낮은 다른 특성 - 이유를 제어하는 더 세게.

희망이 너무 오래 안 역풍 하하하.