(디지털)"논리

[engr]

안녕하세요 모두

시계 문제를 정의 할 때 시계의 듀티 사이클 않습니다.

만약 내가 "%의"및 "비 50
% 듀티 사이클에서"50 시간을 정의 무슨 일이 난 시계의 듀티 사이클을 정의하는 무료입니다.
감사드립니다 adavnec

 

[rjainv]

당신이 시계의 듀티 사이클을 정의 무료로하지 않습니다.그것은 클럭 소스를 생성입니다 사양으로부터 나올 것입니다, 그것 PLL을하거나 수정 분할기를 통해 또는 직접 수있습니다.

만약 당신이 두 posedge뿐만 아니라 실행 슬리퍼 negedge 또는 디자인에 래치가 그건 문제가있다.

 

[Guest]

[No message]

 

[dcreddy1980]

만약 당신이 합성에 대해 얘기하는, 당신은 시계의 듀티 사이클을 정의할 수있는 디자인의 한계를 analyize이 함께 할 수있습니다 :

create_clock 명령 옵션을 사용하면 듀티 사이클을 정의할 수있다 - "
create_clock 기간 4 파형 (0 3) [get_ports (CLK)]

여기 CLK 75 % 높은 25 % CLK 낮은했을