디자인 컴파일러에서 어떻게 외부의 부하로 인해 지연이 보고서에?

[Z80]

난 그 출력과 Synopsys의 DC에서 경로 지연에 기여하고 나도 몰라 지연의 양을 알고 싶어하는 방법.제발 도와주세요.

<img src="http://www.edaboard.com/images/smiles/icon_sad.gif" alt="슬픈" border="0" />

 

[Guest]

[No message]

 

[tavidu]

내가 무슨 뜻이에요 잘 모릅니다.
당신이 알고 싶어 할 때 지연 패드 출력 부하 변경?만약 사실이라면, 당신 report_delay_calculation report_timing 사용하실 수있습니다.

 

[Z80]

디자인 컴파일러 및 ASIC 설계를 일반에 안돼서 였으므로, 아마 내가 제대로 용어를 마스터하지 않습니다.내 말뜻은 ...난 부하 : set_load 40 [all_outputs] 정의했습니다
내가 무슨 짓을하든, 게으름이 개선되지 수 있고,
나는 그것의 부하로 인해입니다 생각하고 있어요.
난 착한 사람을 생성하는 보고서에있어, 이래서는 질문입니다.

 

[tavidu]

40pf가 너무 큽니다.
귀하의 칩 출력 드라이브는 입력의 커패시턴스를 알아야한다.

 

[sxqzj]

일반적으로 10의 하중을 설정하면 충분합니다!

 

[linuxluo]

안녕,
내가 기억하는, report_delay_calculation 사용하실 수있습니다.또는 report_timing - 그물.

 

[ũ]

0.18um the 15pF
선택0.25um the 25pf
선택0.35um the 45pf
선택