G
Guest
Guest
, 내가 할 수있는 GM의 트랜지스터 사이징 / ID가 방법론과 디자인을 적용했다 차트 첨부된 cascode의 CMOS 회로는 개어 Opamp 대한 편견 회로입니다.0.18um의 공정 기술 및 공급 전압 =은 0.9V, VSS를 =-은 0.9V VDD입니다.
M12과 M17에 앉아있는 동안은 항상, 그리고 M15도 쉬울 채도에서 만든 것 같다, 내가 모든 채도 지역에서, 그리고 난 중고 디자인 차트를 운영 M13, M14과 M16을 남길 수있을 것 같지 않습니다 - 특징별로 도움도 보이지 않는다.누구나 할 때 합리적인 방법이 될 수 있도록 모든 장치 채도 지역에서 트랜지스터 사이징에 도움이 되거 수 있을까요?또한 GM의에서 아무도 무엇이 잘못 갈 수 / ID가 방법론과 디자인 차트, 그리고 무엇을 디자인 할 때 차트에서 내가 할 수있는 무엇을 기대하지 설명할 수 있겠어요?
미리 감사드립니다.
추신
: 다 트랜지스터에 대한 패 = 0.5um를 사용하고 있었고, 난 GM이 만든
/ ID가
= 4 M15에 대한 전 = 5 총지배인 / ID는 제외하기로했다.
미안하지만, 당신이 첨부 파일을보기 위해서는 로그인이 필요
M12과 M17에 앉아있는 동안은 항상, 그리고 M15도 쉬울 채도에서 만든 것 같다, 내가 모든 채도 지역에서, 그리고 난 중고 디자인 차트를 운영 M13, M14과 M16을 남길 수있을 것 같지 않습니다 - 특징별로 도움도 보이지 않는다.누구나 할 때 합리적인 방법이 될 수 있도록 모든 장치 채도 지역에서 트랜지스터 사이징에 도움이 되거 수 있을까요?또한 GM의에서 아무도 무엇이 잘못 갈 수 / ID가 방법론과 디자인 차트, 그리고 무엇을 디자인 할 때 차트에서 내가 할 수있는 무엇을 기대하지 설명할 수 있겠어요?
미리 감사드립니다.
추신
: 다 트랜지스터에 대한 패 = 0.5um를 사용하고 있었고, 난 GM이 만든
/ ID가
= 4 M15에 대한 전 = 5 총지배인 / ID는 제외하기로했다.
미안하지만, 당신이 첨부 파일을보기 위해서는 로그인이 필요