디자인 고속 저전력 opamp

S

sunking

Guest
우리 고속 저전력 opamp
방법 dicuss하자처음에는 구조는 다음과 같다 :
1 단계
2 단계
muti 단계

 
그게 만약의 경우 1 단계는 최선의 선택, 최소 기둥의 숫자를 계속 생각하는 당신, 게인 기준으로 언급하지 않는다.더 많은 이득 anf 난과 높은 대역폭을위한 2 단계 아마 속도가 높은 대역폭 향상 기법을 사용해야한다고 생각합니다.
또한 속도가 느려질 수있습니다은 매우 낮은 전력 소모와 높은 이득 opamp, 다른 제약 조건의 설계에서 매우 낮은 전압에서 작동할 수 있어야합니다 관심이 많습니다.나는 모든 것을 가진 2 단계 설계 중에 subthreshold에 노력하고 있어요.

 
그래, 난 aryajur 제안에 동의합니다.
1 단계에 들어, 높은 게인이 필요한 경우, 우리는 기술 향상 이득 - 사용할 수있습니다.
1 단계에는 2 개의 구조 : cascode 다려줘 cascode입니다.

 
안녕.
만약 우리가 낮은 - 전압 opamp를 갖고 싶어라고하자?그 재래식 cascode opamps 또는 낮은 게인 -
기술 향상에 적용되지 않습니다 - 전압 회로를 생각합니다.그러나, 긍정적인 피드백 앰프 또는 멀티 - 무대 앰프와 같은 소설 기법입니다.(멀티 다며 - 단계,
2 단계 이상의 의미합니다.하지만 그들은 복잡한 보상 기법이 필요합니다.)과 가능한 한 낮은 전력으로 우리의 회로를 만들려고 클래스 - AB를 구조를 사용하는 것이 좋습니다.

안부,
EZT

 
2 단계 속도를 더 빨리 얻을 수 얻을 수 있다고 생각합니다.

 
안녕하세요, 아마 중간 속도를 위해, 멀티 스테이지 좋다.
하지만 고속, 멀티 스테이지 (두 개 이상)을
하나의 무대에 비해 전력 효율이 매우 아니다.
내가 본 UGB 부스트 게인 앰프와 1.9GHz에 대해 하나의 무대입니다.

 
멀티
스테이지, 많은 종류의 기술 방법에 대한 보상?

 
어떤 경우에이 증폭기의 전력 효율이야?
내가 현재의 효율성 앰프 속도의 핵심 요소라고 생각

 
다단 증폭기 (두 개 이상의 스테이지와 함께 여기 몇 가지 유용한 종이)
미안하지만, 당신이 첨부 파일을보기 위해서는 로그인이 필요

 
더 많은 논문 주제에
대해미안하지만, 당신이 첨부 파일을보기 위해서는 로그인이 필요

 
speci 무엇입니까??
1.고속 -> BW> 300M 또는 1G?
2.낮은 전력 -> 현재 <1 분 또는 100uA 정도?

BamdWidth> 100M, 나는 생각하지 OPA 비디오 증폭기라고한다

그런데,이 사람이 디자인의 CMOS 전류 피드백 앰프??입력 오프셋을
줄이기 위해 어떻게?

 
안녕하세요, andy2000a,

the 오펄 pipieline ADC를 필요로합니다.
뿐만 아니라 비디오 증폭기, 고속 ADC를 너무 많이 필요한 높은 대역폭이 필요합니다.

 
일부 신문에 대해
하나의 무대의 높은 속도 오펄
ftp://elektroda.kicks-ass.net/eva/1653gupt_173.pdf
ftp://elektroda.kicks-ass.net/eva/00912575_152.pdf

 
또한 높은 UGB opamp에 RC 필터 opamp 설계 싶어요.내 필터 대역폭을 20MHz로 조정하여, 그래서 내 opamp UGB 2GHz에 대해서입니다.난 2 테스트 회로 opamp보십시오.
1.2 단계
이후 주변 필요 opamp 루프, 그래서 40 학위 PM해야 사용할 수있습니다.밀러 때 저항 보상 nulling 사용, 밀러 모자 250f, 그래서 GMI는 1.5m에 대해, 그리고 내 로딩 청탁 모자이기 때문에, gmII 240m에 대해 (제 ---, 이건 너무) 큰 것입니다.
2.현재 앰프와 함께 한 satge
또한 극, 총지배인
/ C는 큰 10g에는 다음 전류 소스가 필요합니다적일 필요가있어 현재의 거울, 전류 증폭기를 사용 이후 현재 매우 큽니다.
pls 귀하의 조언을 제공합니다.

BTW sunking, 당신에 대해
한 단계 높은 속도 오펄, 나는 그들이 링크를 사용하여 다운로드 수없는 두 개의 논문을 업로드할 수있습니다.감사합니다!

 
두 신문 rambus_ddr
미안하지만, 당신이 첨부 파일을보기 위해서는 로그인이 필요

 
시간 설정이있는 SC 회로의 응용 프로그램에서 고속 opamp의 디자인에서 가장 중요한 문제이다 espically

 
난 2 단계 높은 이득, 낮은 전력 소모, 큰 대역폭을 사용
파이프라인 ADC를 달성할 수 있다고 생각합니다.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top