D
dak-ju
Guest
안녕하세요 사람이 디자인을 constraining에 내게 가상 시계의 개념을 설명할 수 있습니까? 감사의 dak - 광주
D
dolby.yang
Guest
우리는 직류를 사용할 때, clk는 실제 클럭 및 가상 시계로 구성되어, 실제 시계가 그 원천을 가지고 가상의 소스를하지 않은, 우리는 레퍼런스 클럭으로 가상을 사용하여 입력과 출력의 상대적인 지연을 정의할 수 있습니다, 그것 빗 로직을 constraining에 도움도.
N
no_mad
Guest
가상 클럭에 대한 추가 정보 : 대신 제약 통해 UR 콤보 블록 set_max_delay에 사용, u는 수도 워싱턴에서 런타임 및 메모리 사용량을 감소하는, 가상 클럭 및 사용 set_input_delay과 set_output_delay를 사용할 수 있습니다. 희망이 도움 
S
silverbyte
Guest
이건 무슨 설명을 어떻게 생각하십니까 [홈페이지] http://loxos.blogspot.com/2005/04/timinganalysis-why-virtual-clocks.html [/ 홈페이지]에서 가상 시계에서 좋은 게시물이 있습니다?
D
dBUGGER
Guest
[인용 = silverbyte]는 H 조 ** P의 가상 시계에서 좋은 게시물있다 : 이건 무슨 설명을 어떻게 생각하십니까 / / loxos.blogspot.com/2005/04/timinganalysis-why-virtual-clocks.html [/ 견적] 안녕, 나중에 아주 좋네요. 하지만 당신이 가상 시계와 연관 어떤 플립플롭과 같은 선언 어떻게하는지 말해줘. 최고, 감사합니다
D
dak-ju
Guest
[인용 = dBUGGER] [견적 = silverbyte] 가상 시계에서 좋은 게시물 H 조 ** 피에서있다 : 당신이 어떻게 생각하십니까 / / loxos.blogspot.com/2005/04/timinganalysis-why-virtual-clocks.html 이 설명? [/ 견적] 안녕, 나중에 아주 좋네요. 하지만 당신이 가상 시계와 연관 어떤 플립플롭과 같은 선언 어떻게하는지 말해줘. 최고 감사합니다, 가상 시계를 정의 안녕 [/ 견적], 간단합니다. 아래로 마십시오 : create_clock 이름 "clk_virtual"- 기간 파형 {0} 엑스 베스트 감사는, dak - 광주
E
eeeraghu
Guest
create_clock 이름 "clk_virtual"- 기간 파형 {0 엑스} 이것도 괜찮지만 난 그게 가능한 다른 EDA 툴에 그것을 사용하는 것입니다,이 명령은 디자인 컴파일러, 무엇에 대해 다른 EDA 툴 사용된다 믿어요?
S
spauls
Guest
가상의 시계는 조합 논리를 제한하는 데 사용됩니다, 당신은 수도 제약 I / O를 wrt 가상 시계, 진짜 시계에 대한 지연을 위해서 인치
B
beckchm
Guest
그것은 조합 논리입니다.
J
jasonkee111
Guest
난 정말 그것에 대한 이해는 아니라고. 당신은 몇몇 다이어그램과 설명을 제공할 수 있습니다. 당신의 노력이 많이 감사합니다. 감사