디자인에 큰> ststemverilog 검증

[wyyshaken]

안녕하세요, systemverilog을 수있는 사용 환경을 누구나 확인 만드는 방법을 말해.내가 그것을 확인 큰 오전 작업 Verilog 설계 이에 내가 어떻게 몰라요.시간이 오래 혼동 나를 위해.내가 들었 systemverilog 노력 몇 수 있습니다 생성 자극을 쉽게.
워크샵을 업로드하는 몇 가지 예를 들어 프로젝트 또는 좋은 것입니다.
감사합니다.

 

[www.testbench.in]

wyyshaken 작성 :

난 큰 Verilog 설계를 위해 일하는 오전

 

[Guest]

[No message]

 

[wyyshaken]

www.testbench.in 작성 :wyyshaken 작성 :

난 큰 Verilog 설계를 위해 일하는 오전