디자인에 대한

[noviceca]

안녕하세요, 저는 아날로그 회로 설계를위한 첫걸음입니다.난, 설계도 그림 동적 비교기 설계하려고합니다.Vdd = 2.5V의 단일 공급 전압, (VCM = 1.25V의), 0.25um CMOS 기술.

내가 몇 가지 질문이 :

1.어떻게 결정하는 Vref / Vref -?
2.일부 신문을 바닥 4 NMOS의 크기 비율을 언급했다.크기가 다른 방법 트랜지스터 (상위 4의 PMOS 및 NMOS의 나머지)?
3.전력을 측정하는 방법?만약 사용 "저장 직류 운영 포인트", 그것은 단지 현재의 때 매우 낮은 신호가 낮습니다 보여 물고 물고 이후 신호 vpulse입니다.그래서 설치하는 방법이 역동적인 비교를위한 전력 소모를 측정?

어떤 답변을 부탁드립니다.

진심으로 감사합니다!

noviceca
미안하지만, 당신이 첨부 파일을보기 위해서는 로그인이 필요

 

[strennor]

안녕,

내가 Vref , - 응용 프로그램, 또는 일부 외부 규제, 네 회로에 의해 decidec 믿습니다.그들은 당신의 회로를 입력합니다.

제거하는 경우 가장 오른쪽 상단의 PMOS, 가장 상위 두 NMOSs, 왼쪽의 PMOS 왼쪽 상단에는 두 개의 인버터됩니다.그들은 회로를 래치 양식.DC 전류의 크기, 속도의 스위칭을하는 ...

제거된 4 트랜지스터 제어 입력에 사용할 수있습니다.""= 1은 정상 작동을 위해 ""=
0 래치 래치 회로를 해제했다.

스위치 회로의 전원을 DC 전원 소비를하지 않습니다.일반적으로 우리는 동적 전력 소모, 일일 비용에 대해 얘기했다.

 

[Guest]

[No message]

 

[noviceca]

안녕 Strennor,

답장을 보내주셔서 대단히 감사합니다.

당신은 내가 이런 역동적인 비교에 대한 동적 전력 소모를 사용해야 언급했다.그렇다면 추가 날 동적 전력을 측정하는 방법을 설명할 수 있을까?

난 1.5bits/stage 서브 - ADC가있는 10 비트 20MS에 사용되며이 비교를 사용합니다
/ ADC를 파이프라인.Vdd
= 2.5V의 단일 공급 전압.어떤 제안
/ Vref Vref를 지정하는 -?

다시 한 번 감사드립니다!

 

[gunturikishore]

내 파이프라인 ADC의에서 다음과 관련하여 사용할 수있습니다.

어떠할지 Vrefp - Vrefn = 입력 / 2.당신은 회로를위한 파생하려고합니다.그것은 위의 Vrefp 및 Vrefn을 선택하는 것이 더 좋습니다와 differetial 증폭기의 공통 모드 신호 레벨 아래로 스위칭 전압 전환이 단축됩니다.

 

[strennor]

안녕

난 많은 ADC가에 대해서 알고 싶지 않아.

하지만 논리 회로에서 동적 전력 소모를 위해, 당신은 회로가 작동할 수 및 평균 공급 전류 측정 (가정의 공급 전압 고정), 다음 번 전류 및 전압.

단지 비교를 위해, 정적 DC 전류 경우에만 유출, 전력 소비에 대한 의미가 현재의