디렉토리 구조

[ecse]

안녕하세요, 여러분

거기에 어떤 좋은 제안 또는 ASIC 설계를위한 디렉토리 구조에 대한 템플릿인가?

사전에
들으ecse

 

[the_penetrator]

디렉토리 구조에 대한 추천을 찾을 수 opencores.org

 

[Guest]

[No message]

 

[philewar]

rmm에서, 몇 가지 단락이 주제를 논의하고있다.

 

[ũ]

일반적으로, 디렉토리 구조가 될 것이다 :
- 소스 - 소스 파일 (Verilog / VHDL)
-
타이밍에 대한 리포트 - 리포트 / 지역 / 제약
- 스크립트 - 유용한은 Tcl 스크립트
- libs와 - 라이브러리 필요
- 매핑된 - 게이트 -는 매핑된되었습니다 수준 Netlist

이것은 단지 경험을 토대로 몇 가지 제안입니다.희망은 유용하다.

 

[atremp]

예를 들면 :

직류 사용자 안내서 채널 3

 

[satya]

하이 신이 같은 디렉토리 구조를 가질 수있습니다
proj ------------------ -------------
|
Proj |-------< 코드>
|
--------- 워드 프로세서
--------- Netlist
---------은 RTL
--------- 시뮬레이션
--------- synth ------|< scr> |
| <reports> |
| <db> |
--------- (testbenches)
결핵--------- (타이밍 시뮬레이션)
자위대--------- 테스트
---------하게
--------- 역
--------- 릴리스

이, 호프 도움
안부,
- satya

 

[maniasonic]

어떤 시체를 버전 제어에
대한 좋은 아이디어가?어쨌든 디렉토리 구조를 결정하는 것이 더 쉽습니다 ...