등록 및 디자인 컴파일러와 합성 회로를 우회

[linny_chen]

안녕, 친구

나는 내가 디자인 컴파일러와 합성하려면 간단한 HDL을 모델로했다.그것은 다음과 같습니다 :

ALU의 출력이 플립플롭에 연결됩니다.동시에, ALU의 출력을 다른 신호에 의해 무시됩니다.두 등록된 출력 및 우회 출력 2에 연결되어있습니다 - 1 멀티플렉서.당신은 ALU 회로의 입력 또는 멀티플렉서의 출력 후 전에 무엇에 대해 걱정하지 않아도됩니다.

현재의 문제는 그 때 전체 회로, 바이패스 회로를 소요되며 멀티플렉서 후 회로와 중요한 경로를 계속 축적 디자인 컴파일러 종합 싶습니다.하지만 내가 정말 필요로하는 디자인 컴파일러는 레지스터에서 중요한 경로를 축적을 중지하고 우회 만지 지마 만드는 것입니다.거기에 어떤 식으로든 또는 명령을 실현이 있습니까?

정말 감사합니다!

안부

 

[Guest]

당신은 우회 신호 MUX 입력을 통해 set_false_path 또는 set_multicycle_path 할 수있습니다.

또는

먹스를 신호를 선택하실 수있습니다 set_case_analysis 먹스를를 통해서만 갈 등록된 경로 alow합니다.확실 먹스를 도망 최적화하지 않는지 확인.

 

[Guest]

[No message]

 

[linny_chen]

고마워요!내가 명령을 set_case_analysis 했어요.때문에 아직도 멀티플렉서를 찾을 수있습니다 그것을 일하는 사람 같아요.멀리 최적화되어 있지 않습니다.

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="미소" border="0" />