드라큘라를 사용하여 추출 저항

M

m_mosazadeh

Guest
나는 seen.I가 gate.Is으로 접촉 저항, 위협의 저항을보고 싶어 그것이 가능 여부?은 MOS 트랜지스터와 콘덴서가 될 수 추출 네트리스트에서 layout.But을 추출할 드라큘라를 사용하여 lpeselect 명령에 대한 옵션 (드라큘라 명령 중 하나) 어떤 안부입니다
 
당신은 LVS 저런에서 설명하는 귀하는 저항이 레이어 내부에 나타낼 수있는 표시 계층을 후에 당신이 그것을 추출할 수 있지만,이 게이트로 저항을 추출할 수 없다는 어렵습니다. 당신은 운이 좋은 소원!
 
당신이 네트리스트에 저항을 정의하는 몇 가지 드라큘라 명령을 포함에 LVS 파일에 저항을 정의할 수 있습니다. 예를 들어, *. 바이폴라 또는 *. RESI 또는 기타 명령.
 
거장 추출 기능에 이렇게 어떤 방법이 있습니까? 유일한 저항 및 커패시턴스 : 또한 게이트 저항, 상호 parasitics 등을 추출하는 말 두 스위치가 있습니다. 어떻게 동시에 저항 및 커패시턴스를 추출할 수 있습니까?
 
먼저, 게이트 및 실시 레이어 폴리 계층 잘라해야 그렇다면 당신은 누구의 신체 행동 층입니다 저항 요소를 정의해야한다는 실시 레이어와 게이트 layer.After 다시 연결
 
[인용 = analogdesign] 거장 추출 기능에 이렇게 어떤 방법이 있습니까? 유일한 저항 및 커패시턴스 : 또한 게이트 저항, 상호 parasitics 등을 추출하는 말 두 스위치가 있습니다. 어떻게 기생 저항을 추출하는 동시에? [/ 인용] 사용 measureResistance 명세서에서 저항 및 커패시턴스를 추출할 수 있습니다. 그러나 디바는 효율성 나쁜 것입니다.
 
내가 디바이 동시에 저항 및 커패시턴스를 추출하지 찾을 수 있습니다.
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top