두 기술에 대한 의심 ...

[sp3]

안녕하십니까 guyz, 나는 간단한 기본적인 의심을 가지고. 명확히하십시오 : 1. 우리는 두 가지 기술의 처리 두 ​​개의 다른 블록 (한 아날로그 한 디지털 말) 단일 ASIC 칩에 90 나노미터 및 60nm 말할 수 있습니까? 난이 사람이 말을 들었을 때 난이 의심 있고, 기술의 현명한 아날로그는 디지털보다 느립니다. 2. 우리는 하나의 ASIC 칩에 레이어의 서로 다른 두 가지 숫자 (6 4 다른 한 말씀)을 사용하여 처리하는 두 개의 다른 블록 수 있나요? 감사합니다, SP3 : |

 

[atena]

첫번째 질문 : 예, 왜 안돼? 우리가 칩 형태로 2 개 이상 submodules을 concatinate 할 때 적어도 당신은 쉽게 백엔드 프로세스의 posibility을 볼 수 있습니다. 프런트 엔드으로 볼 때, 그것은 수도 있지만 생각이 submodules 사이 interconnections는 수동으로 동질적인 디자인 디자인 컴파일러에 의해 대신에 의해 매핑해야합니다.

 

[ckshivaram]

그렇기도하고 예 대답입니다. 회신에있는 친구 중 하나에 의해 인용으로 그들은 균질 디자인 되나 있습니다.

 

[kumar_eee]

그것은 서로 다른 기술을 기반으로이 모듈을 조작 할 수 있습니까? .. 이것은 내가 아는에 와서 처음 ... 이봐, 만약 가능하다면 자세히 설명해 주시 ...

 

[tarkyss]

나는 그것이 sigle 칩에 65 나노미터 트랜지스터와 90nm 트랜지스터가 가능하다고 생각하지만 두 기술을 의미하지는 않습니다. 그리고 정말 두 가지 기술, 칩에 동시에 두 가지 기술을 개발할 수 있습니다 모르겠어요. 다른 기술, 다른 공간 규칙, 다양한 두께 금속, 다른 마약 속도, 다른 레이어와 소재 등 때문에 그것이 가능하다고 생각하지가 없습니다. 확실 한가? 어쩌면 같은 TSMC와 같은 파운드리에서 일부 guyes 내 질문에 대답을하실 수 있습니다.

 

[sachin_kirdat]

이것은 우리가 동일한 다이에서 다른 프로세스 기술로 두 개의 서로 다른 모듈을 조작 수있는 특허 정보입니다. 아마도 이것이 미래에 사실 수 있지만, PF로 지금은 하나의 웨이퍼에 두 개의 서로 다른 기술을 처리할 수 없습니다. 어떤 ppl 아날로그로 말은 디지털보다 느리다 - 아날로그 블록과 디자인을위한> Charaectrazation 우리가 STD 전지 LIB을 가지고있는 디지털과 비교할 때 같은 지루한 작업입니다. 주어진 기술 (공정)에 대한 특징. 따라서 칩 offen (SOC)이 우리가 사용 될 수는 0.13 U 디지털 셀 라이브러리는 다음 우리가 아날로그 블록 수를 사용 최소 크기 transtors (L = 0.13 U)하지 않을 수 있습니다 말하지만, 그것은 더 높은 크기입니다. 하지만, 처리 및 모든 (레이어, recipies) 0.13 프로세스와 동일합니다. 그것이 도움이 되었으면 좋겠