-"도움이 reagrding 앗음에는 FIR의 FPGA에

[haneet]

안녕하세요 frndz,

내가 앗음에는 FIR 필터의 Verilog 코드를 작성하려고입니다.Any1 우리가 어떻게 선택합니까 계수를 말씀해 주시겠습니까??

각도 및 홀수 계수를 분리하는 데 ROM에 연결되어있는 하드웨어 구조를 어디에 입력 modulo 카운터와 DEMUX의 출력을 선택 라인 DEMUX에 진저리가 봤어요.(내가 이런 일들이 분명히있다) 희망

내가 coefficents ROM에 저장할 수 있지만 나머지는 진짜로 밖으로 도움이 안되는 것으로 알고있습니다.

감사합니다,

Haneet

 

[Guest]

[No message]

 

[radar08]

안녕하세요

전나무 계수 아래 목록 요인에 의해 결정됩니다 :
1.샘플 속도;
2.예상 신호의 대역 너비;
3.앗음 요소

당신 GC1012a.pdf로부터 GC1012의 userguide 어떤 정보를 얻을 수있습니다.

GC1012 특별 DDC됩니다 (디지털 다운 컨버터) 칩.