W
west81
Guest
난 이탈리아 학생입니다 안녕 얘들아, 난 여기서 x 
이 입력 신호이고, 병렬 trasposed 양식 아키텍처와 유한 임펄스 응답 필터에는 FIR의 VHDL 코드를 알 필요가 출력 y를 이 = Σck * x (nk)
CK 등록 필터의 계수를 8 비트입니다
CLK, 입술, 엉 : 표준 로직
x : (7 downto 0) 체결
y를 : 밖으로 (7 downto 0) 체결
무엇을 VHDL 코드는 무엇입니까?
감사합니다
이 입력 신호이고, 병렬 trasposed 양식 아키텍처와 유한 임펄스 응답 필터에는 FIR의 VHDL 코드를 알 필요가 출력 y를 이 = Σck * x (nk)CK 등록 필터의 계수를 8 비트입니다
CLK, 입술, 엉 : 표준 로직
x : (7 downto 0) 체결
y를 : 밖으로 (7 downto 0) 체결
무엇을 VHDL 코드는 무엇입니까?
감사합니다