도움을 필요로 어떻게 게이트 클럭 및 MUX - 시계 어때요?

X

xworld2008

Guest
안녕하세요, 나는 시계가 게이트 또는 MUX를 통해 소스 클럭하여 만든 합성 스크립트를 작성하면. DC 방금 소스 시계 생성된 클럭 처리하지 않아도, 그리고 생성 클럭 생각 DFF를 생성하지 않는 경우는 소스 클럭의 클럭 주파수로, 내가 모르는 것입니다 설정에서 누군가가 말해주면 내 친구 말이 맞습니다. 내게 도움이 그 해답을 찾아 나를 와레 알려주십시오.
 
문이 - 시계를위한, 당신은 모두가 자동으로 처리할 수 아스트로 DC, 태평양 표준시, 그것을 상관하지 않아도됩니다. 하지만 MUX 시계에 대해, 더 MUX의 핀을 선택 set_case_analysis입니다. 그것을하기 때문에, DC 태평양 표준시 애스 트로 다른 방법으로 그것을 해석한다. 당신은 set_case_ana과 create_gene하지 않으면 .. 당신은이 클럭 소스 (그들은 거짓 경로를 확인하십시오, 그렇지 않으면 당신이 방법을 사용할 수 없습니다)와 활성화 사이에 설정된 경로를 허위 ".... multiple_clock_per_reg "SDC 파일에 필요합니다.
 
예, DC에서, 우리는 보통 test_clock 통해 타이밍 아크 분석 DC 도구를 중지 set_case_analysis 0 TEST_MODE을 사용합니다. STA 분석에서 우리는 여전히이 설정을 사용할 수 있습니다.
 

Welcome to EDABoard.com

Sponsor

Back
Top