-"도움말 : 버스 기능 모델의 RAM

[umairsiddiqui]

그냥 좋은 간단한 버스 기능 모델의 RAM이 필요
내 자신을 시도하고 아래 코드를 썼습니다, 나는 donot 정확한 타이밍 모델이 필요
그냥 거기에 하나의 데이터 버스 (inout)이어야합니다, 지원 비동기 읽기
동기화 작업을 쓰기 - 만약 모델 자체는 초기화 내가 많은 도움이 될
원본 파일 및 덤프 내용을 ... 감사합니다 ...

코드 :-------------------------------------------------- -------------------------

VCOM - 직장 작품 -93 - 노골적인 소스 개발 : / final_project/current/sim3/ram.vhd

모델 기술 ModelSim XE는 2 VCOM 5.7g 컴파일러 2003.10 2003년 10월 13일

-로드 패키지를 표준

-로드 패키지 std_logic_1164

-로드 패키지 std_logic_arith

-로드 패키지 std_logic_unsigned

-로드 패키지 textio

-로드 패키지 std_logic_textio

- 컴파일 엔티티의 RAM

숫양의 - 컴파일 건축 시뮬레이션

###### D 조 : / (63) : 읽기 (패 = "line_buf, 값 ="주소) final_project/current/sim3/ram.vhd;** 오류 : D 조 : / (63) : 접두어 색인의 배열이어야합니다 final_project/current/sim3/ram.vhd.

###### D 조 : / (67) : 읽기 (패 = "line_buf, 값 ="9월) final_project/current/sim3/ram.vhd;** 오류 : D 조 : / (67) : 접두어 색인의 배열이어야합니다 final_project/current/sim3/ram.vhd.

###### D 조 : / (68) : 읽기 (패 = "line_buf, 값 ="데이터) final_project/current/sim3/ram.vhd;** 오류 : D 조 : / (68) : 접두어 색인의 배열이어야합니다 final_project/current/sim3/ram.vhd.

###### D 조 : / (96) : 쓰기 (패 = "line_buf, 값 ="정수 '(주소)) final_project/current/sim3/ram.vhd;** 오류 : D 조 : / (96) : 접두어 색인의 배열이어야합니다 final_project/current/sim3/ram.vhd.

###### D 조 : / (97) : 쓰기 (패 = "line_buf, 가치 final_project/current/sim3/ram.vhd ="문자 '(9 월));** 오류 : D 조 : / (97) : 접두어 색인의 배열이어야합니다 final_project/current/sim3/ram.vhd.

###### D 조 : / final_project/current/sim3/ram.vhd (98) : 쓰기 (패 = "line_buf, 값 ="std_logic_vector '(데이터));** 오류 : D 조 : / (98) : 접두어 색인의 배열이어야합니다 final_project/current/sim3/ram.vhd.

###### D 조 : / (123) : 종료 시뮬레이션; final_project/current/sim3/ram.vhd** 오류 : D 조 : / (123) : VHDL 컴파일러를 종료할 final_project/current/sim3/ram.vhd

 

[Guest]

[No message]

 

[nand_gates]

안녕,
넌 통해 UR 셀프 도와 줘야 해!VHDL은 강력하게 형식화된 기억해
언어.통해 UR 코드에서는 declaire 읽기 및 쓰기 신호를 변경해야
read_mem에 따라 write_mem.이것은 당신이하는 데 사용하는 교훈이 아니다 "입니다
소유 함수 이름 즉 읽어 통해 UR 신호 이름으로 써주세요!
모든 오류는 하드 가서보십시오.만약 내가 그들이 정확하지 않습니다 이곳에 게시물을!
희망이 당신 괜찮 아요 ...