-"도움말 : 무엇이 레이아웃에 오류가있어

[nozone]

간단한 인버터,하지만 난 디바 DRC는 오류가 발생했습니다 :

LAT.3N P는 - NMOS 공간 "30 일 음 잘 픽업 중독
LAT.3P 아 - PMOS 공간 "30 일 음 잘 픽업 중독

누가 그것을 해결하기 위해, 내가 TSMC의 0.18의 CMOS 혼합 신호가 사용하는데 도움이

모든 입력을 기다 리면서

들으,

 

[Fom]

거리 PWELL 및 NMOS 트랜지스터, 30 음 미만 NWELL 및 PMOS 트랜지스터에 문의하려면 어디에 문의 사이.이 규칙은 막기가 붙었지.만약 당신이 PWELL 레이아웃과 전혀 NWELL 연락처를 갖는 것 같아요 간단한 인버터입니다.

 

[nozone]

귀하의 회신, fom 주셔서 감사합니다, 그러나 거기에 전혀 연락이 PMOS와 NMOS의 두 pcells.나, 그리고 콩고 두 여가수의 자질과 같은 오류가있어 우리가 또한 금속 밀도가 문제가 생겼어요 calibe, 이후 레이아웃이 아직없고, 어쩌면 우리가 그들을 무시할 수있는 것입니다.

난 그냥 가자고 오류 수정, 난 그냥 m1_sub 연락 장소 및 metal1 연결 후 오류가 없어질 필요합니다.

 

[Guest]

[No message]

 

[uncle_urfi]

보통 이것이 그들의 적절한 P는에서 VDD 및 VSS 연결을 퍼트 플러스 및 장치 근처 n-plus/nwell 영역에 의해 해결됩니다.그냥 떠있는 회로에 두 개의 장치를 결과를 씌우고.당신은 몇 가지 전원 필요합니다.

난 내가 제대로 문제를 이해 바랍니다.하지만이 나와서 우리가 무슨 일이 있었는지 알려보십시오.

 

[nozone]

그래, uncle_urfi, 그게 그것을 해결하기 위해 최선의 방법.나는 당신에게 고맙다는 인사를하고 싶었 겠지만, 미안 수없습니다

 

[xinsu]

디지털 회로를위한, 어쩌면 당신은 SRAM에이 (예) ignor 수있습니다.

 

[eng]

LAT.3N P는 - NMOS 공간 "30 일 음 잘 픽업 중독

GND로를 기판에 연결 빈 공간에 넣어 M1_SUB 그런 일을 할 사람과 금속 1 GND로 그들을 연결할 수있습니다.

LAT.3P 아 - PMOS 공간 "30 일 음 잘 픽업 중독

연결 아 - 음 PMOS의 소스를 삽입 할 M1_NWELL 및 PMOS의 소스에 연결 (또는 VDD).같은 M1_SUB 연락처를 넣어 레이아웃에서 다른 곳으로 가능한 한 그렇게 기판의 소음을 감소 될만큼.배열의 저항을 줄이기 위해 단지 하나의 연락처에 올려 있는지 확인하십시오.

추신 : 매우 늦은 시간에 대답 : P는하지만, 그냥 주제를 보았다.솔루션에 대한 도움이 될 수있다 누군가.