도움말을 Verilog! Plz의 값을 읽기 음수 16 진수

U

UFK

Guest
안녕 모두

인스턴트 메신저 내의 코드가 음수 값이 많이는 텍스트 파일에 $를 사용하여 16 진수 값을 읽어 readmemh을 위해하십시오.Verilog 긍정로 처리하고 결과를 반환 잘못된.수있는 사람이 문제가 이번 거래와 함께 좀 도와 줘요!가?정말 값을 16 진수 부정이 필요하게 인식하고 그림 밖으로 방법을.
제발 도와주세요

 
나타낼 때 또는 음수 처리에 Verilog (중 10 진수 16 진수)해야합니다 귀하가 명시적으로 당신이 번호를 사용하여 서명됩니다.서명대로 할 그 변수를 선언해야 당신이 :

"reg"은 [7시] var에 서명을

신호 마십시오 출력 또는 동일에 대한 입력 :

"입력"[7시] var에 서명을

 
정말 고맙습니다.

난 가치를 시도 무슨 u는 제안 실거예요 올바르게 작동에 대한 neg 여전히 있지만.
내가 읽어 자사되어 파일을 텍스트와 함께 아래의 코드를 게시 오전 내.아마도 당신은 그 안에 해결될 수있는 실행할 수있는보고가.

1.이 코드는 토니 상수와 값을 파일에 텍스트를 비교해야합니다
2.그때보다 큰 경우 T는, 다른 LSP가 움직이기 위해 아무것도하지 않고

안주는 결과를 수정 해당 코드는 사건으로 내 작품이 훌륭한 경우 neg 16 진수 텍스트 파일을 가지고 긍정적인 가치를 함께하지만 나 혼자만이,.

내 코드가있다
인용구 :모듈 테스트 ();reg [31:0]에 Signbit_ctr;

reg [31:0] Bit_ctr0;

reg [31:0] Bit_ctr1;reg [31:0] = T를 32'h00001000;정수 나;

정수 헉;reg는 [31:0] LIP는 [0시 3분]을 체결;

reg는 [31:0] LSP가 [를 0:1023] 서명;초기 $ readmemh ( "D16.txt", LIP는);초기

시작Signbit_ctr = 0;

Bit_ctr0 = 0;

Bit_ctr1 = 0;끝항상 @ (LIP는)

시작

은 (i = 0; 난 <= 3; 나 = 내가 1)(LIP는 [나]> = T는 경우)시작LSP가 [나]는 = [난] LIP는;Bit_ctr1 = Bit_ctr1 1;

Signbit_ctr = Signbit_ctr 1;끝

다른 사람

시작Bit_ctr0 = Bit_ctr0 1;$ 디스플레이 ( "% d 개 : %의 H가"나, LSP가 [전]);끝끝

endmodule
 

Welcome to EDABoard.com

Sponsor

Back
Top