데이터 버스에 FPGA 연결을위한 아이디어

[djnik1362]

안녕하세요 저는 여러 버퍼를 연결하여 AVR의 microcontrller에 래치 8 비트 데이터 버스 있습니다. 나는 버스에 FPGA를 연결하려는 그래서 FPGA와 통신할 수 있습니다. 나는 입력 및 FPGA에서 데이터를 데이터 버스에 보내는 8 비트 버퍼로 FPGA의 데이터 버스를 공급하기 위해 8 비트 래치를 사용하기로 결정. 내가 FPGA에서 "inout"구조를 사용하는 수도 있지만 위의 구조를 사용 선호합니다. 내가 버스로 공급해야합니다 8 비트 출력을 FPGA에 5 소프트웨어 블록을 가지고합시다. 내가 FPGA에서 8 블록을 선택할 수 있도록이 FPGA로 A15 - A13 주소 버스를 연결합니다. 나는 A15 - A13 신호와 RD 신호와 버스에 연결하는 블록의 출력을 선택하는 FPGA에 8x1 8 비트 MUX를 사용합니다. 나는 데이터 버스에서 8 비트 입력을 3 소프트웨어 블록을 만드는 결정합니다. 내 생각은 각 블록의 FPGA 3 8 비트 D - FF에서 DEMUX를 사용하는 것입니다 WR 신호를 래치 - 업 데이터 버스의 "posedge"로 적절한 D - FF 수 있습니다. 나는 Verilog에서 코드를 작성하고 Xilin ISE 9.1이 구조를 시뮬레이션하고 제대로 작동합니다. 이 구성 연습에서 일하고있다면 당신의 아이디어가 필요합니다. 지원에 감사드립니다.

 

[FvM]

지금까지 유망 네요. 시뮬레이터를 사용하거나 - 왜 당신은 간단하게하려고하지?

 

[djnik1362]

[인용 = FvM] 지금까지 기대 되는군요. 왜 간단하게 따라하지 마세요 - 시뮬레이터를 사용하거나 [/ 인용] 우리의 PCB는 매우 복잡하고 우리가 충분한 시간이 없어 서요. 나는 자일링스 ISE이들을 시뮬레이트 작동하지만 내 디자인을 확인할 몇 가지 구체적인 구상이 필요합니다. 어떻게 내 디자인에 관한하지 않고 데이터 버스에 FPGA를 연결에 대해 아십니까? 지원에 감사드립니다.

 

[farhada]

당신은 버퍼 필요없이 버스에 FPGA를 연결할 수 있습니다. 그것은 설계를 단순화하고 쉽게 나중에 변경해야합니다. 오래 전, 2 TI의 DSPs와 함께이 메모리 블록 2 모토로라 파워 PC 프로세서와 보드를했다, 우리는 그들을 함께 연결하는 모든 장치를위한 공통의 기억처럼 행동하는 큰 FPGA를 사용합니다. 그것은 달성하기 힘들었다하지만 제대로했습니다. 안부 / 여보