G
Guest
Guest
어떻게 시작 또는 VHDL, 덤핑 ModelSim 사용
중지 신호를 추출하는?
제발.
중지 신호를 추출하는?
제발.
Navigation
Install the app
How to install the app on iOS
Follow along with the video below to see how to install our site as a web app on your home screen.
Note: This feature may not be available in some browsers.
More options
You are using an out of date browser. It may not display this or other websites correctly.
You should upgrade or use an alternative browser.
You should upgrade or use an alternative browser.
X
xigu
Guest
modesim 사용자 매뉴얼
->
소스 출력에 이르기까지로 VCD 파일
다음 예제는 VHDL 소스, 시뮬레이터의 명령어 세트를, 그리고 그 결과 VCD 출력을 보여줍니다.
VHDL 소스 코드
디자인은 단순 쉬프터 장치는 다음과 VHDL 소스 코드로 표현됩니다 :
도서관은 IEEE;
IEEE.STD_LOGIC_1164.all 사용;
엔티티 SHIFTER_MOD입니다
STD_LOGIC 포트 (CLK, 리셋 data_in :;
질문 : INOUT STD_LOGIC_VECTOR (8 downto 0));
최종 SHIFTER_MOD;
건축은 RTL SHIFTER_MOD
중 하나입니다
시작
프로세스 (CLK, 초기화)
시작
만약 (리셋 = '1 ') 다음
질문 <= (다른 => '0 ');
elsif (CLK'event과 CLK = '1 ') 다음
질문 <= 질문 (Q'left - 1 downto 0) & data_in;
끝;
엔드 프로세스;
끝;VCD 시뮬레이터 명령
시뮬레이터 시간 제로에서, 설계자는 다음 명령을 실행합니다 :
vcd
파일 output.vcd
추가 기능은
- r * vcd
강제 재설정 1 0
강제 data_in 0 0
강제로 0 0 CLK
100 실행
강제 1 0, 0 50 - 반복 100
CLK100 실행
를 vcd
강제 재설정 0 0
강제 data_in 1 0
100 실행
에 vcd
850 실행
강제 재설정 1 0
50 개 실행
vcd 검사점
종료 - 시뮬레이션
->
소스 출력에 이르기까지로 VCD 파일
다음 예제는 VHDL 소스, 시뮬레이터의 명령어 세트를, 그리고 그 결과 VCD 출력을 보여줍니다.
VHDL 소스 코드
디자인은 단순 쉬프터 장치는 다음과 VHDL 소스 코드로 표현됩니다 :
도서관은 IEEE;
IEEE.STD_LOGIC_1164.all 사용;
엔티티 SHIFTER_MOD입니다
STD_LOGIC 포트 (CLK, 리셋 data_in :;
질문 : INOUT STD_LOGIC_VECTOR (8 downto 0));
최종 SHIFTER_MOD;
건축은 RTL SHIFTER_MOD
중 하나입니다
시작
프로세스 (CLK, 초기화)
시작
만약 (리셋 = '1 ') 다음
질문 <= (다른 => '0 ');
elsif (CLK'event과 CLK = '1 ') 다음
질문 <= 질문 (Q'left - 1 downto 0) & data_in;
끝;
엔드 프로세스;
끝;VCD 시뮬레이터 명령
시뮬레이터 시간 제로에서, 설계자는 다음 명령을 실행합니다 :
vcd
파일 output.vcd
추가 기능은
- r * vcd
강제 재설정 1 0
강제 data_in 0 0
강제로 0 0 CLK
100 실행
강제 1 0, 0 50 - 반복 100
CLK100 실행
를 vcd
강제 재설정 0 0
강제 data_in 1 0
100 실행
에 vcd
850 실행
강제 재설정 1 0
50 개 실행
vcd 검사점
종료 - 시뮬레이션
G
Guest
Guest
내가 무슨 뜻
난 덤핑을 시작하려는 어떤 신호 때
활동하고있습니다.내가 20을 사용하지 실행할 수있을 것 같아?? 초, vcd 파일을 ...
우리는 정확히 신호가 활성화되어 있기 때문에 시간을 몰라.
귀하의 idea.tks을 공유하는 Hopt!
난 덤핑을 시작하려는 어떤 신호 때
활동하고있습니다.내가 20을 사용하지 실행할 수있을 것 같아?? 초, vcd 파일을 ...
우리는 정확히 신호가 활성화되어 있기 때문에 시간을 몰라.
귀하의 idea.tks을 공유하는 Hopt!
G
Galant
Guest
다음은 Tcl 명령을 사용하십시오.
"프로브 - SHM - all"을
그것은 Verilog에있는 모든 신호 -
XL에 덤프하실 수있습니다.당신은 모델에 노력
- 시뮬레이션 할 수있습니다.
"프로브 - SHM - all"을
그것은 Verilog에있는 모든 신호 -
XL에 덤프하실 수있습니다.당신은 모델에 노력
- 시뮬레이션 할 수있습니다.
G
Guest
Guest
Galant 쓴 :
다음은 Tcl 명령을 사용하십시오.
"프로브 - SHM - all"을
그것은 Verilog에있는 모든 신호 - XL에 덤프하실 수있습니다.
당신은 모델에 노력 - 시뮬레이션 할 수있습니다.
다음은 Tcl 명령을 사용하십시오.
"프로브 - SHM - all"을
그것은 Verilog에있는 모든 신호 - XL에 덤프하실 수있습니다.
당신은 모델에 노력 - 시뮬레이션 할 수있습니다.
A
AlexWan
Guest
당신 debussy 대한 PLI가 있나요?
초기
시작
$ fsdbDumpfile ( "fsdbfilename.fsdb");
기다릴 () a_valid
$ fsdbDumpvars;
기다릴 () b_valid
$ fsdbDumpoff;
기다릴 () c_valid
$ fsdbDumpon;
...
...
끝
물론, Dumping VCD 같은 명령어를 가지고있다.심판 the 광역시 ModelSim.
행운을 빕니다.
초기
시작
$ fsdbDumpfile ( "fsdbfilename.fsdb");
기다릴 () a_valid
$ fsdbDumpvars;
기다릴 () b_valid
$ fsdbDumpoff;
기다릴 () c_valid
$ fsdbDumpon;
...
...
끝
물론, Dumping VCD 같은 명령어를 가지고있다.심판 the 광역시 ModelSim.
행운을 빕니다.
X
xmizi
Guest
를 사용하는 경우 :
초기
시작
$ dumpfile ("./***. VCD "에);
$ dumpvars;
끝
또한, 신호 및 dumpvars 달러에 계층의 수준을 지정할 수있습니다.
그럼 사용 fsdb를 vcd debussy 번역 또는 전력 분석을 실행하거나 싶은 VCD의 파일과
함께
VCD 보통 많이 fsdb 등보다 크다
초기
시작
$ dumpfile ("./***. VCD "에);
$ dumpvars;
끝
또한, 신호 및 dumpvars 달러에 계층의 수준을 지정할 수있습니다.
그럼 사용 fsdb를 vcd debussy 번역 또는 전력 분석을 실행하거나 싶은 VCD의 파일과
함께
VCD 보통 많이 fsdb 등보다 크다
G
Guest
Guest
xmizi 썼습니다 :
를 사용하는 경우 :초기
시작
$ dumpfile ("./***. VCD "에);
$ dumpvars;
끝또한, 신호 및 dumpvars 달러에 계층의 수준을 지정할 수있습니다.그럼 사용 fsdb를 vcd debussy 번역 또는 전력 분석을 실행하거나 싶은 VCD의 파일과 함께VCD 보통 많이 fsdb 등보다 크다
를 사용하는 경우 :초기
시작
$ dumpfile ("./***. VCD "에);
$ dumpvars;
끝또한, 신호 및 dumpvars 달러에 계층의 수준을 지정할 수있습니다.그럼 사용 fsdb를 vcd debussy 번역 또는 전력 분석을 실행하거나 싶은 VCD의 파일과 함께VCD 보통 많이 fsdb 등보다 크다
A
aji_vlsi
Guest
로저 쓴 :
내가 무슨 뜻 난 덤핑을 시작하려는 어떤 신호 때
활동하고있습니다.
내가 20을 사용하지 실행할 수있을 것 같아?? 초, vcd 파일을 ...
우리는 정확히 신호가 활성화되어 있기 때문에 시간을 몰라.
귀하의 idea.tks을 공유하는 Hopt!
내가 무슨 뜻 난 덤핑을 시작하려는 어떤 신호 때
활동하고있습니다.
내가 20을 사용하지 실행할 수있을 것 같아?? 초, vcd 파일을 ...
우리는 정확히 신호가 활성화되어 있기 때문에 시간을 몰라.
귀하의 idea.tks을 공유하는 Hopt!
S
saho
Guest
안녕하세요.
내가 해결책을 제시하자.
난 그 노바 (최신 버전을 debussy 확실히 가능성 베르디) 신호 하위의 지원을 추출
- 않습니다 배운 큰 파형 로그에서 파형.
이 트릭은 그것 FSDB 형식의 파일입니다.다행히도, 친절도 노바는 도구 전환 유틸리티를 제공하고있다.
지금, 만약 당신이 VCD에있는 원래의 파형이있다.노바 FSDB 형식으로, 곧 당신은 FSDB 변환된 파일을 VCD로 변환하려고하면 신호 추출을위한 nWave으로 로드할 수있는 유틸리티가있을 수있습니다.
결론 : 그것은 가능하다, 나마 관련된 몇 가지 고통.읽기 노바의 기술 자료 문서 (사용자 ID 및 비밀 번호)와 debussy의 사용자 설명서가 필요합니다.
SAHO
내가 해결책을 제시하자.
난 그 노바 (최신 버전을 debussy 확실히 가능성 베르디) 신호 하위의 지원을 추출
- 않습니다 배운 큰 파형 로그에서 파형.
이 트릭은 그것 FSDB 형식의 파일입니다.다행히도, 친절도 노바는 도구 전환 유틸리티를 제공하고있다.
지금, 만약 당신이 VCD에있는 원래의 파형이있다.노바 FSDB 형식으로, 곧 당신은 FSDB 변환된 파일을 VCD로 변환하려고하면 신호 추출을위한 nWave으로 로드할 수있는 유틸리티가있을 수있습니다.
결론 : 그것은 가능하다, 나마 관련된 몇 가지 고통.읽기 노바의 기술 자료 문서 (사용자 ID 및 비밀 번호)와 debussy의 사용자 설명서가 필요합니다.
SAHO