더 높은 주파수에서 임피던스

S

shshprsd

Guest
내가 SFDR 최대 개까지 666Mhz의 50dB을 (샘플링 주파수의 33 %) 원하는 사양에 따라 130 nm의 기술이 GSPS 전류 스티어링 DAC 설계입니다. sfdr 요구에 따라 우리는 (50dB SFDR)를 전류 소스의 출력 임피던스의 1.6 미터 Ω가 필요합니다. 내가 Nmos 전류 소스를 사용하고 + cascode 트랜지스터 + 스위치 트랜지스터 + cascode 스위치. 전류 소스의 출력 임피던스 개선을위한. 이 구성은 여전히 낮은 낮은 주파수에서하지만 높은 주파수 임피던스 임피던스 증가했다. 하지만 임피던스를 개선하기위한 현재의 거울 cascode 넓은 그네를 사용하여 이러한 모든 기술은 낮은 주파수에서 좋은 임피던스를 제공합니다. 난 1.6 M Ω 출력 임피던스의 최대 개까지 666Mhz를 얻을 수있는 방법이 무엇입니까?
 
[견적 = shshprsd; 864680] ... 어떤 방법 으로든 내가 1.6 M Ω의 출력 임피던스의 최대 개까지 666Mhz를 얻을 수 있습니다 [/ 견적] 도전을 :? C 조 = 1 / (2πfR) = 150 에어를
 
명확하지 않습니다 어떻게 1.6MOhm 출력 임피던스와 50dB SFDR의 거래에 대한 요구 사항. 고속의 전형적인 부하 전류 DAC - 50Ohm 저항. 진폭 / 코드에 따라 임피던스 | SFDR은 (하중 | 출력)의 변화에 의해 줄어들 수 있습니다. 내가 계산 당신에게이 문제에있어서 사양 요구에 필요하다고 생각합니다.
 
우리의 부하 전류 소스 임피던스 요구 사항을 우린 공통점이 centroid에 배치 현재 소스에서 불일치를 고려 고려 matlab 모델을 사용하는 계산도 미분 50 옴 저항이다. 하지만 우리는 연구 논문의 참고를 이해하기위한 "고속 고해상도 전류 스티어링 비교기 개발 / C 조 컨버터에 대한 SFDR 대역폭을 제한." 그는 출력 신호 대역폭을 제한 출력 임피던스에 도입 출력 신호에 의존 비선 형성에 대한이 이야기합니다. 현재의 소스와 그가 필요한 임피던스, Rimp = 없음 * 그여 자 *을 (1 +2 질문) 제안 SFDR 요건 없음에 따라 / (4 * 질문); 그래서 우리는 너무 현재는 소스 N 개 중 세그먼트 아키텍처 (4 6)입니다 = 15 255 = 270; 그여 50 옴 부하 저항이다. 질문 근본적인 구성 요소에 두번째 고조파의 진폭 비율입니다. 필요한 SFDR은 50dB이다면, 질문 이퀄라이저 Rimp = 1.060518 M 옴주는 위에서 이러한 가치를 배치 10 ^ -2.5로 온다. 하지만이 값은 또한 나는 단지 7.5 * 10 ^ 5 옴지고, 최대 개까지 666 MHz의 기미가 안보입니다.
 
Rimp에 대한 방정식은 하나의 전류 소스의 임피던스를 정의합니다. 총 DAC 출력 임피던스 따라서 Rimp / n은 1.06MOhm/270 = 3.9 KOhm입니다. 동의 있습니까?
 
당신은 평소에도 드레인 노드 + 핀 capacitances을 고려하여 600 MHz 이상에서 3k 출력 임피던스 크기를 달성하지 않습니다.
 
네,하지만 현재의 모든 소스는 3 공화국에 도달할 수 있습니다 임피던스보다에 동의하면 모든 소스는 그 코드에 따라 다릅니다, 항상되지 않습니다. 어떤 신문에서 너무 출처 아니오 증가하면할수록 그 설명되어 있습니다. 단일 전류 소스에서 전류가 부하 저항 및 기타 연결된 전류 소스의 병렬 조합 사이에 분할됩니다. 이것은 SFDR의 감소의 원인입니다. 그래서 전류 소스로 compaired 전류 소스의 높은 병렬 임피던스를 얻을 수 있습니다. 그래서 그것은 하나의 전류 소스의 높은 출력 임피던스를 가지고 있어야합니다.
 
[견적 = shshprsd; 864680] ... 내가 Nmos 전류 소스를 사용하고 + cascode 트랜지스터 + 스위치 트랜지스터 + cascode 스위치. 전류 소스의 출력 임피던스 개선을위한. 이 구성은 여전히 낮은 낮은 주파수에서하지만 높은 주파수 임피던스 임피던스 증가했다. 하지만 임피던스를 개선하기위한 현재의 거울 cascode 넓은 그네를 사용하여 이러한 모든 기술은 낮은 주파수에서 좋은 임피던스를 제공합니다. 난 1.6 M Ω 출력 임피던스 최대 개까지에 666Mhz받을 수 있나요? [/ 견적]을 누군가으로 어떤 방식 으로든 당신이 도움이 될 것입 출력 지점의 가장 초안을 기여하는지 보여주는 MOSFET을 모자에서 기부를 최소화한다고 지적했다 않습니다.
 
[그림]은 [을 / 그림]을 http://images.elektroda.net/56_1300082809.jpg
 
당신은 더 높은 주파수에서 남행을 높이는 관리 있나요? 당신이 좀 걸릴 수도 있습니다. 그들은 대량의 부트 스트랩 어떤 종류의 일을,하지만 그들은 pmos 장치를 사용합니다. 더블유 스코필드, 디 머서,인가 Onge, "16b 400MS와 / s의 DAC
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top