다중 어드레스 데이터 버스

[arshad_mir]

나는 다중 어드레스 데이터 버스 인터페이스 장치가되어 있습니다. 나는 프로세서가 아닌 멀티 플렉스 모드에서 추가 데이터 버스 데로 기기를 연결할 싶습니다. 제가 2 인터페이스를 위해 접착제 로직을 추가하려는, 왜 내가 고려해야 할 constrains 있습니다. 누구나 동일한위한 예제 VHDL 코드 implimentation 갖는다.

 

[rprince006]

그것은 매우 간단합니다. 당신은 레지스터에 주소와 데이터를 유지하고 그에 따라 장치에 그들을 먹여 접착제 논리가 필요합니다. ,라고 말해 주소 phace에서 버스에 주소를 넣어 데이터 단계에서 버스에 데이터를 넣어. 이 과정을 제어하기 위해 FSM이 필요할 수 있습니다. 건배

 

[jitendra]

안녕하세요, 마찬가지로 이미 대답, 당신은 디자인에 따라 향후에 사용하기 위해 레지스터에 주소 또는 데이터 중 하나를 유지할 수 있습니다. 어드레스 라인의 일부가 데이터 라인과 멀티 플렉스되는 8085의 간단한 예를 살펴하자. 8085는 유효한 주소 버스의 존재 의미와 우리가 미래에 필요하면 그것을 등록해야 머신 사이클의 첫 번째 클럭 동안 제어 신호 에일을 주장한다. 이 신호가 진행되면 낮은 동일한 버스는 데이터를 운반합니다. 당신은 필수 인터페이스와 비슷한 접착제 로직을 설계할 수 있습니다. 감사 Jitendra

 

[Big Boy]

보통, 당신은 읽기 독립 칩에서 나오는 주소 래치 인에이블 (ALE)을 가지고 / 신호를 써주세요. 칩의 출력에서​​는 ALE 신호에 게이트 래치를 놓으십시오. 그리고 래치의 출력은 드 멀티 플렉스 주소 행이다. 그렇다면, 당신은 단순히 다른 컨트롤 (읽기 / / 출력 /를 활성화 쓰기 ...) 같은 주소 드 멀티 플렉스 될 경우 사용합니다.

 

[tkbits]

[견적 = arshad_mir] 필자는 다중 어드레스 데이터 버스 인터페이스 장치가되어 있습니다. 나는 프로세서가 아닌 멀티 플렉스 모드에서 추가 데이터 버스 데로 기기를 연결할 싶습니다. 제가 2 인터페이스를 위해 접착제 로직을 추가하려는, 왜 내가 고려해야 할 constrains 있습니다. 당신은 DRAM 인터페이스 싶어하는 것 같은. [/ 인용]에 샘플 VHDL 코드 implimentation를 가진 사람은 거의 들리 네요. 타이밍 다이어그램을위한 데이터 시트, 그리고 그들과 관련된 타이밍 제약 테이블을 확인합니다. 그것이 일반적인 DRAM 경우, 일부 제조 업체는 다른 사람보다 나은 정보를 얻을 수있다. 신호가 주소의 일부가 입력되는 장치를 말할 걸 찾아 야지. 그 논리 또한 멀티플렉서를 제어합니다.

 

[angelote]

귀하의 응용 프로그램을 따라 드 다음 작업을 수행할 수 있습니다 : - 장치에 주소를 액세스 및 데이터 등에 대한 두 개의 주소를 사용하십시오. 호스트 (UC, 일어, DSP는 ...) 장치의 주소를 "쓰기"되며, 그 후 데이터를 읽거나 쓸 수 있습니다. - 장치의 주소 / 데이터 버스는 호스트의 데이터 버스에 연결되며, 제어 신호 acordingly whith 호스트의 주소 버스, 제어 신호를 활성화됩니다. - 그것은 간접 주소 레지스터 뱅크와 같습니다. 주소와 데이터 레지스터를위한 레지스터. 나는 잘 표현하지,하지만 SPECT이 아이디어는 당신을 위해 usefull 것임.