다운로드 2007년 12:29 8월

[amitgangwar_vlsi]

안녕하세요 모두들 ......

내가의 FPGA에 대한 VHDL 코드를 다운로드 Tring 오전,하지만 몇 가지 문제에 직면하고있습니다.내가 자일링스
8월 2일 평가 버전 및 spartan3e 샘플 팩 보드 및 장치를 사용 XC3S100E tq 144입니다.내가 주도하는 예제 프로그램 카운터 샘플 보드를 사용하고있습니다.내 프로세스 흐름이 ...구문을 확인 -> 합성 -> (UCF) -> (ngd) 번역 -> 매핑 () ncd -> 장소와 경로 - (비트 파일) 파일 -> 구성할 영향 -> 경계

모드 스캔

-> 추가 프로그래밍 생성> 핀 할당 자일링스 장치 -> 프로그램하지만 그것이, 그때 바로 경계 스캔 결과에 영향을 window.this 모드에서 오류를 클릭하여 출력 파일을 강제로 제거되고 오류는 장치 ID를 안 어울려 관련주는했다.
로 그것은 하나의 칩에 bult 핀입니다 크리스탈 osscilator에 연결되어있는 장치에 device.in CLK 입력 줄 수 clk.how 경우에만 내 프로그램 blinking.in 것이 하나의 입력에 따라 LED가있습니다.i는 CLK 입력에 .....이 핀 연결
하지만 내 프로그램이 작동하지 않습니다.

내가 무슨 문제와
난 이해가 dont 3~4일을 위해이 일을 할 Tring.

아무도 날 도울 수있다면 ..... plz

사전에 많은 많은 감사

아미트요 gangwar

amitgangwar2006 (에서) yahoo.c.in

 

[Iouri]

귀하의 보드에 propram을 실행하려면 몇 가지 데모 보드를 작동하는지 확인하려고 할 수 있습니까???

또한 시계 핀 범위를 분명히 시계, 전원 핀을 확인하게
당신은 권력과 힘을 가지고 있는지오고 깨끗한되어
있는지 확인

 

[amitgangwar_vlsi]

응답을 주셔서 감사합니다 .....

하지만 당신은 어떻게 그 CLK 또는 안오고를 확인하실 수있습니다 말해줄 수 .????

사전에 감사합니다
아미트요 gangwar

 

[echo47]

영향력을 새 사용자에게 혼동을 줄 수있다.

가 어느 보드니까?
다운로드 케이블의 어떤 종류를 사용하고 있습니까?

만약 보드 힘을 - 당시 데모 -, 내장 시계가 잘 실행했다.

"자일링스 장치를 추가하려면"하지 말았어야했다.미치는 영향을 시작 할 때, 선택 ""다음 "경계를 구성하는 장치를 사용하여 새 프로젝트를 만들 - (가능한 JTAG)"을 검사합니다.자동으로
귀하의 보드에 미치는 영향, 모든 가능한 JTAG 디바이스 탐지, 연결해야하고 당신은 가능한 JTAG 체인의 다이어그램을 보여줍니다.그것은
당신의 구성 파일 (장치 (들) 만약 그들 중 일부는 프로그램을하고 싶지 않아 당신이 프로그램을 (를 클릭하거나 "우회"싶지))에 할당하도록 요청해야한다.

당신이 볼 수있는 경우 "장치", 다음의 다운로드가 실패 불일치 ID입니다.오류 메시지가 좀 클릭 아마도 도움이되지 않았다 사라진다.당신 미치는 영향과 그것을 가지고있는 가치를 기대 ID 값을 말해야한다.그 가치를 어떻게 했지?

에 미치는 영향을 클릭하면 어떻게됩니까 디버그 -> 체인 무결성 테스트?

 

[Guest]

[No message]

 

[Rainbow00]

난 거기에
1 개 이상의 장치 체인 가능한 JTAG에있다 생각합니다.당신은 수동으로 수행해야합니다. 비트 파일을 통해서만 하나의 장치를 추가합니다.그 이유는 서로 다른 ID와 결과 오류 중에 가능한 JTAG 교대.단순히 마우스 오른쪽 버튼으로 클릭
"을 선택 가능한 JTAG"초기화합니다.3 장치를 찾을 수있을 것입니다.는 FPGA 프로그래밍 파일을 마우스 오른쪽 버튼으로 클릭하고 할당