다른 단계와 동일한 기간 클럭을 만드시겠습니까?

F

feel_on_on

Guest
여보세요, 누구는 어떻게 다른 단계와 동일한 peiord 클럭을 만들어 내게 알 수 있습니까? 난 단지 testbench를 쓰고 싶어요. 영원히 또는 항상?
 
원래 시계는 testbench 외부에있다면, 당신은 전송 지연을 사용할 수 있습니다. 원래 시계가 testbench 프로세스에서면, 그냥, 추가로 초기 지연과 다른 프로세스를 만들 수있다거나 같은 프로세스에서 두 시계를 생성합니다.
 
안녕하세요, 180deg 위상 시프트를 소개합니다 하나의 인버터를 사용할 수 있습니다. 좀 더 자세한 내용이 필요하면 저에게 연락. 감사합니다, 북아 일 Muralidhara
 
항상 # T_half_period의 clka는 = ~ clka; 할당 clkb = # phase_delay clka; 아마 도움.
 
항상, 항상 @ (original_clk) phase_shifted_clk를 사용하여
 
Tdelay) ... 두 번째 시계 기간중인 : 지연이 두 약품을 (를 입력 시간 모두 ).... 당신은 위상 변화를 (예 달성하는 데 필요한 첫 번째되는 지연이있을 수 위상 변화를 달성하는 루틴하다 당신의 설계를 실행하려한다는 것을 (예 : clock_period) ... 다음 범위는 0부터 (/ clock_period Tdelay)로되는 정수를 정의 ... 상수 delay_count : 자연 : = (Tdelay는 / clock_period); 신호 delay_counter : 자연 범위 0 (delay_count - 1); 다음 0부터 카운트가 delay_counter 해당 카운터를 만들 ...
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top