누구 SAR ADC에 사용 비교기 회로를 추천해 줄 수 있어요?

[holddreams]

나는 SAR ADC에 사용되는 비교를 설계 싶어요. SAR ADC는 3.3V 전원 공급 장치, 0.18um 공정에서 8bits 50K / S입니다. 누구 비교기 회로를 추천해 줄 수 있어요? 많이 감사합니다. 1.which 토폴로지 내가 선택해야합니까? 2.use 래치 타입 비교하거나 opamp 타입 비교? 3.should 오프셋 - 취소로 간주? 저는 제어 로직을위한 시계 생성 회로를 설계 4.should? 5.any 디자인 제안 공유?

 

[Syukri]

나는 디자인 8 비트 비교기는 또한 특별 행정구, 내가 연산 - A 타입 비교기의 사용했는데 ....이 단계 비교기 .. 남들보다 간단한 설계를했습니다. 나는 10mV에 대한 해결책을 얻을 수있어 .... 그것은 단지 8 비트에 대한 12.8mV가 필요합니다. 그럼 내 SAR 당신보다 느린는 ... 내 비교기 신호를 전송하기 위해 최소한 50ns가 필요 ... 현재 로우어 꼬리가 U보다 민감한 두 단계 비교를 제공합니다. [크기 = 2] [COLOR = # 999999] 1 분 후에 추가 : [/ 색상] [/ 크기] 예 오프셋 canclelation는 것으로 간주됩니다 ..... 고성능 장치 제가 비교가 더 시간이 필요 없다고 생각합니다가있어 그 이전하는 경우 샘플 및 보류

 

[holddreams]

답장을 보내주셔서 감사합니다. 당신은 알렌의 책을 회로 같은 2 단계 비교기 회로 설계나요? 당신은 몇 가지 논문을 추천있다면, 당신은 나에게 권장 수 있을까?

 

[fredflinstone]

속도 당신은 재생 래치 아키텍처 다음 preamp를 사용할 수 있습니다. 그것이이기 때문에 단지 preamp가 autozeroing reqiure하지 않을 수 있습니다 8bits. preamp 이득은 재생 래치의 오프셋 최악의 경우에 따라 달라집니다. 래치가 20mV inpur가 8bits에서 이하 0.5lsb 20mV / (0.5 * LSB)의 증가를 상쇄 언급하기 위해 다음 오프셋이있는 경우 필요합니다. 속도를 증가 저항 부하와 preamplifier 디자인을보십시오. 비교기 설계에 대한 참조 앨런 홀버그이 프레드 도움이 되었으면 좋겠