누가 잠금 루프 지연에 대한 몇 가지 explaination 줄 수

A

AndyJing

Guest
DLL을 지연 고정 루프
DDLL 디지털 지연 고정 루프
PLL은 위상 잠금 루프
DPLL 디지털 위상 잠금 루프그래서 PLL은 DLL에 비해 몇 가지 다른 디자인에 사용합니까?

나뿐만 아니라 낮은 지터가 DLL을 알고 frenquency 곱하면 수없습니다.

 
DLL을 사용하여 지연 라인 시계의 지연을 보상합니다.

지연 라인의 지연이 전압을 제어할 수있습니다.

하나의 클럭 사이클에 의해 지연될 수 있기 때문에 시계를

원래 클럭과 동일합니다.

안부 인사
AndyJing 썼습니다 :

DLL을 지연 고정 루프

DDLL 디지털 지연 고정 루프

PLL은 위상 잠금 루프

DPLL 디지털 위상 잠금 루프그래서 PLL은 DLL에 비해 몇 가지 다른 디자인에 사용합니까?나뿐만 아니라 낮은 지터가 DLL을 알고 frenquency 곱하면 수없습니다.
 
안녕하세요 AndyZing ...
제발 다음 사이트를 참조하십시오.귀하의 모든 의심이 취소됩니다.
http://www.xilinx.com/products/virtex/techtopic/vtt003.pdf

안부

 
고가 AndyJing

DLL 또는 지연 추적 잠금 루프의 CDMA 수신기에서 전송 단위를 하나의 단계와 동일한 PN 코드를 생성하는 데 사용됩니다.modilating PN 코드와 복조 PN 코드 사이의 모든 단계에서 변화의 비율이 낮은 신호 nosie 이끈다.

PLL을 정확하게 DLL을 마치지만, 아날로그 시스템에서 수신기 carier를 생성하는 데 사용되는 통신 modilating에서 동일한 단계에있다

 
하이,

내가 DLL에 대해 (지연 고정 루프)하지만 난 어떤 DLL을 회로, 또한 그것에 회로의 일부가 포함되어 완전히 VHDL 또는 Verilog HDL을 시뮬레이션 도구를 사용하여 구현할 수에 대한 전체 세부 사항을 제공하는 종이를 찾을 수없는 거 알지? 아날로그 회로이다.

나는 어느 정도 도움이 될 수있습니다 DLL을 종이를 부착시

 
미안하지만, 당신이 첨부 파일을 보려면 로그인이 필요합니다

 
http://www.edaboard.com/viewtopic.php?p=495503 # 495503첨부 파일에있는 그들을 찾아주세요

AndyJing 썼습니다 :

DLL을 지연 고정 루프

DDLL 디지털 지연 고정 루프

PLL은 위상 잠금 루프

DPLL 디지털 위상 잠금 루프그래서 PLL은 DLL에 비해 몇 가지 다른 디자인에 사용합니까?나뿐만 아니라 낮은 지터가 DLL을 알고 frenquency 곱하면 수없습니다.
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top