높은 fanout가 - 어떻게이 경고를 다루는?

[vivek_p]

모듈 메모리 (clk, 우리, rd_addr1, rd_addr2, wr_addr, wr_data, rd_data1, rd_data2, 스톨);`정의 DATA_WIDTH 8`정의 ADDR_LEN 8`깊이 255 입력 clk을 지정하고 입력 우리, / / 입력 [를`ADDR_LEN - 1 활성화 쓰기 : 0] rd_addr1; / / 주소를 첫번째 피연산자를 읽을 수 없습니다. / / 주소를 두번째 피연산자를 읽을; rd_addr2 : 입력 [0 ADDR_LEN - 1`]. / / 주소 데이터를 쓸; wr_addr : 입력 [0 ADDR_LEN - 1`]. wr_data을; / / 데이터가 ALU에서 온, 메모리에 기록될 수 : 입력 [0`DATA_WIDTH - 1]. 입력 스톨; 출력 [이`DATA_WIDTH - 1 : 0] rd_data1; / / 첫번째 피연산자가 메모리에서 읽을 수 있습니다. / / 두번째 피연산자는 메모리에서 읽거나; rd_data2 : 출력 [0 DATA_WIDTH - 1`]. 와이어 clk; 와이어 우리, 와이어 [`ADDR_LEN - 1 : 0] rd_addr1; 와이어 [`ADDR_LEN - 1 : 0] rd_addr2; 와이어 [`ADDR_LEN - 1 : 0] wr_addr; 와이어 [`DATA_WIDTH - 1 : 0] wr_data; 와이어는 [`DATA_WIDTH - 1 : 0] rd_data1; 와이어 [`DATA_WIDTH - 1 : 0] rd_data2; 와이어 판; 등록 [`DATA_WIDTH - 1 : 0] mem의 [`깊이 - 1 : 0]; 항상 @ (posedge clk) 시작하는 경우 (우리 & & ~ 스톨) mem [첫 wr_addr 정보]

 

[kumar_eee]

왜 등록 복사 같은 게 어떨까요?. 내가 여기에 제한된 지식을했는지 말 미안 해요.

 

[shitansh]

안녕하세요, 어떤 도구를 당신은 합성에 사용하고 있습니다. Actel의 도구의 경우에는, 그리고 패주 클럭과 (클럭 및 재설정는 항상 높은 fanout 드라이버에 대한 후보되므로) 글로벌 네트워크를 재설정해야합니다 그런 당신이 그들을 사용하기 전에 전역 버퍼에 클럭 및 리셋 신호를 전달해야합니다. 당신이 이렇게 해달라고하면, 경고가 다시는 당신이 사용하는 합성 도구에 따라, 플래그 수 있습니다. Hth Shitansh Vaghela