높은 전압 MOS 디자인 규칙 가이드 (활성 및 GuardRing)

[020170]

안녕하세요.

내가 고압 MOS 디자인 규칙 가이드에 대한 질문이있습니다.특히,
액티브 레이어 사이의 거리 가드 - 반지 ()와 소스
/ MOS의 드레인 레이어.

제 생각에는 피,
ㄱ - 액티브 레이어 - 잘 (가드 - 반지 또는 대량) 원본에 가까운 유지 / 가능한 한 MOSFET의 드레인.

소스가 너무 멀리 떨어져 있기 때문에 일괄 / MOS의 드레인 물고 원인 - 업.

그러나 일부 고가 전압 TR (40V) DRC는 규칙에 오류 표시가
어디 일괄 및 소스 사이의 거리
/ 드레인 레이어 10um은 끝나지 않았습니다.

즉, 일괄 및 소스
/ 드레인 계층 사이의 거리는 DRC 10um 규칙을 통과해야합니다.

왜 우리가 일괄 및 소스 간의 거리를 10um / 고전압 MOS에 배수구가?

가능한 한 좋은 가까이?

감사합니다.

 

[erikl]

020,170 쓴 :

안녕하세요.내가 고압 MOS 디자인 규칙 가이드에 대한 질문이있습니다.
특히,

액티브 레이어 사이의 거리 가드 - 반지 ()와 소스 / MOS의 드레인 레이어.제 생각에는 피, ㄱ - 액티브 레이어 - 잘 (가드 - 반지 또는 대량) 원본에 가까운 유지 / 가능한 한 MOSFET의 드레인.소스가 너무 멀리 떨어져 있기 때문에 일괄 / MOS의 드레인 물고 원인 - 업.

 

[Guest]

[No message]

 

[leo_o2]

이 규칙과 충돌 훨씬 낮은 작동 전압으로 이어질 수도있습니다.