논리 설계에 다시 SYN은 무엇입니까?

[ntct]

PLS는 논리 설계에 다시 SYN 뭔지 알고 싶어? 어떻게 다시 SYN에 대해 배울 할 수 있을까요? thks

 

[Sparc]

나는 전체 용어가 "다시 합성"라고 생각합니다. 그것은 당신이 합성 결과가 만족스럽지 않다면 의미합니다, 당신은 "다시 종합"디자인은 다른 속성 및 사용 가능한 블록, FSM을 사용하여 같은 합성 도구에서 사용할 수있는 구현 제약을려고 당신은 또한 디자인과 다시 함께 놀 수 인코딩 등 당신이 효율적인 구현을 여부를 확인하도록 그것을 종합. PLZ는 "다시 SYN"뭔가 다른 경우 알려주십시오.

 

[eda_wiz]

아니면 다시 동기화가?

 

[Renjith]

내가 스팍의 제안으로 스틱 싶은 wud. U는 UR 합성 처음 좋은 결과를주지 않을했다고 판단되면 다시 synthesising B가 수행됩니다. 이 태평양 표준시에, U는 엄격한 제약을 넣어 합성 도구를 사용할 수있는 옵션을 변경해야 할 수도 있습니다