낮은 지터 내부 칩 OSC의 설계

L

lhlbluesky

Guest
최근에, 난 고정밀 내부 칩 저소음 (낮은 지터) OSC, 각종 PVT는 + / -2 % 미만이어야합니다, 그렇다면 어떤 회로 구조 것은 내가 uesd해야 이상 최대 지터를 기획하고 싶은가? 내가 다름 없더, RC의 OSC 및 링 OSC 구조가 있으며, 그 중 benifits은 무엇입니까? 그리고 내 디자인을 위해 어떤 회로를 선택해야합니까? 게다가, 내가 어떤 보정 방법을 사용하여 높은 정확도 OSC 디자인을 위해, 보정이 사용되어야한다는 말 들어 봤나? 그리고 교정의 원리는 무엇인가? 그리고 PVT위한 교정 과정의 높은 linearlity을 보장하기 위해, 보정 수식을 이용하는 방법? 덕분에 모두들 나를 도와 pls. 어떠한 조언이나 서류, 감사 감사합니다.
 
내 기준에 대한 조언이나 아이디어가 있나요?
 
그것이 자기 ​​일관성있는 참고 자료로 의도된 경우 PVT 넘는 등 높은 정확성에 대해 당신은 (외부) 크리스탈 오실레이터, IMHO 필요 했어. 사용 가능한 다른 참조 소스가있다면, 당신은 제어 오실레이터 (VCO)를 사용할 수 있습니다. 교정 방법은 VT 유사 불과 과정 (외부) 참조하므로 교정 (P) 변형이 가능 아니라 필요합니다.
 
2 % 시대 지터는 낮은 지터 사양이 아닙니다. 2퍼센트 취소 손질 적어도 외부 저항이 강인없이 주파수 허용 오차를. psec의 분수의 지터 출력을 제공 합성기 칩이있다. 그들은 칩 LC 발진기에 2-4 GHz의를 사용하여 낮은 주파수로 그들을 나눕니다.
 
모든 답장을 보내주셔서 감사합니다, 내 클럭 주파수가 4M이고, 낮은 비용 재검토를, 너무 크리스탈 OSC 또는 LC OSC를 사용하고 싶지 않아요, 생각, RC OSC 또는 고리 OSC 내 선택이 될 수있다, 나는 알고 싶어 , + / -2 % 관용 RC OSC이나 링 OSC를 설계하는 방법? 어떤 조직이나 회로 것은 내가 사용해야합니까? 디자인 procerdure 무엇이며, 어떤 요인이 내 디자인에 중요한 고려 사항입니까? 나는 어떤 관련 서류, 감사가 필요합니다. 감사합니다. 게다가, 어떻게 PVT에 따라 달라질 수 있지, 나는 소음 감소, 감사 밖 칩 저항기와 UI를 컨버터를 사용하지 않으 안정적인 레퍼런스 전류를 얻으려고 말야.
 
[견적 = lhlbluesky; 1112975] 정말 크리스탈 OSC 또는 LC OSC를 사용하고 싶지 않아요, 생각, RC OSC 또는 링 OSC 내 선택이 될 수있다, 난 알고 싶어, + / -2 %의 허용 오차를 디자인하는 방법 RC OSC 또는 링 OSC? 어떤 조직이나 회로 것은 내가 사용해야합니까? 게다가, 방법, PVT [/ 인용] 아니 쉬운 작업과 다릅니다하지 않는 안정적인 레퍼런스 전류를 얻을 수 있습니다! 링 OSC 잊어, 당신은 PVT 변화 피해갈 수 없습니다. 당신은 RC의 OSC와 PVT-보다는 독립 정전류 소스, pls로 시도해 볼 수도 있습니다. 아래의 PDF를 공부합니다. 귀하의 PDK 당신에게 안정적인 저항 모델을 제공하는 경우의 온도 의존성을 시도하고 보정할 수 모든 참여 저항 긍정적이고 부정적인 온도 의존성과 저항기의 적절한 믹스 (시리즈 회로)에 의해. 그것 δR / δT 의존성 해결할 수있는 유일한 기회가 될 것입니다 - 당신은 외부 낮은 δR / δT 저항을 피하려면. 이러한 경우에는 P-편차에 대한 트리밍 방식은 정말 이해가 되네. [/ 첨부] 77553 [첨부]를
 
안녕, erikl, 내가 '첨부 77553'를 다운로드하거나 열 수 없습니다, 다시 업로드할 수 있습니까? 또는 내 이메일로 저에게 사본을 보낼 수 있습니다 : [이메일] lhlbluesky@gmail.com [/ 이메일], 감사합니다.
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top