기법을 gating 단점 시계

J

jitendravlsi

Guest
안녕 모두,같은주십시오 기법을 gating을위한 솔루션 말씀의 시계 단점을 내게.감사
Jitendra

 
plz은 .......................주고 나에게 답장

 
안녕 jitendravlsi,
모르겠지만 짐작 해 보니 날 :
1.문이 제대로 안 이루어졌다 gating이 시계면 시계가 당신이 수에 고장 좀 갖다.어떤 문제가 심각한 수도 있으니까요
2.gating 신호 부적 절한 컨트롤의 문제 기능적 결과에 큰 수
3.시계 왜곡은 클럭 ungated이며, 더 큰 사이에 문이.
4.디자인 오버헤드, 확인 및 실리콘 면적.

 
주요 단점은)는 신호 경주 (고장.전원 (주로 consumtion은 70 %) 트랜지스터 dynmic로 인해 스위칭 활동의 크기를 축소하는 기능 사실입니다.

두 번째 단점은 동기화 관련이 있습니다.문이에서 사실과 시계를 ungated gating의 책임에 의해 회로의 오버헤드가 도입 회로가 아니라 지연 클럭에 때문에 시간이 동일.

 
답변 ........... 고마워를 모두 u

그것은 파형 및 일부 수치 데 것이 의사 될 몇 가지 더 감지할 경우 u는 포기 내게.그것은 이것을 이해할 수 있도록 나를 좀 더 명확하고 쉽게.jitendra

 
"도와 줬어요"은 유용한 경우가 누르십시오 생각했습니다 대답은

 

Welcome to EDABoard.com

Sponsor

Back
Top