금속 저항을 감소 폴리 게이트 1 병렬

[jagadeesh2k1]

안녕 폴리 게이트 금속 하나 이상의 아날로그 레이아웃에 좋은 연습이 전체 저항이 decresed되도록합니다 배치됩니다. 한가지만 더 어떤 신호 라인이 활성 영역을 통해 라우팅되어야한다는 것입니다.

 

[krashkealoha]

나는 문제가 떠올 금속 한 저항을 줄이기 위해 / / 폴리가 발생합니다. 당신은 전체 시리즈의 저항을 감소 금속 1에서 폴리로 viaing거나 금속 1 단지 폴리 어떤 전기 연결없이 위의 실행? 이것은 활성 이상 신호 라인을 실행하지 않는 것이 좋습니다. 확실하게 할 경우에는 활성 영역이 활성화된 지역으로 결합하여 얻을 수있는 신호의 노이즈가 다른 문제를 일으킬 것이라는 의미에서 중요하지 않습니다 어디에 귀하의 회로 인치

 

[kwkam]

폴리 게이트 이상의 신호 라인 이외. proces의 대부분은 적극적인 지역에 폴리 연락을 열어 금속을 허용하지 않습니다. BTW, 폴리 게이트는 보통 낮은 저항을 충분했습니다. 가장 중요한 폴리 게이트 커패시턴스이다

 

[hung_wai_ming@hotmail.com]

당신은 충분히 폴리 라인이있다면 그것은 오직 좋은, 폴리이 끝나는가 금속 연결에 의해 거의 동시에 켜져있을 수 있습니다. 이것은 몇 가지 버퍼 디자인 레이아웃에 특히 유용합니다

 

[leohart]

[인용 = hung_wai_ming (앳) hotmail.com]는 당신이 충분히 폴리 라인, 그래서 폴리이 끝나는가 금속 연결에 의해 거의 동시에 켜져있을 수있다면 그것은 좋은 것입니다. 이것은 몇 가지 버퍼 디자인 레이아웃 [/ 인용]에 특히 유용합니다 안녕하세요, hungwaiming, 그것은 폴리 또는 확산에 금속 에칭 및 parastic 트랜지스터와 같은 잠재적인 문제를 일으킬 것입니다, 그리고 깨끗한 DRC를 얻을 수 있도록 방법을 만드는 것이라고합니다 확인 UR 마술은 신뢰할 수있는 문제를 가지고 실거예요? THX 당신이 레이아웃 예를 들어 주실 수 있습니까? 보세요 http://www.edaboard.com/ftopic229684.html 잠재적인 문제에 대한