글로벌 VHDL의 정의

[pastro]

안녕 모두, 나는 FPGA를 잔뜩 관련된 프로젝트를위한 VHDL 펌웨어 중이야. FPGA를 대부분의 FPGA에서 FPGA에 이르기까지 변화하는 자신의 ID 같은 유일한 것들로, 비슷한 펌웨어 있습니다. 나는 모든 상수는 FPGA에 관련된 나열된 구성 데이터와 VHDL 파일을 만들려면 다음 참조에 "포함"문을 일종의 모든 VHDL 모듈에있는 상수 가지고 싶어. 무엇이 작업을 수행하는 올바른 방법인가? 감사합니다!

 

[FvM]

당신은 "defs"를 예를 들어 패키지의 모든 각각의 상수를 게재할 수 있으며, 그것을 말하는 모든 디자인 개체에서 가져옵니다. 정수 : : 상수 MAJOR_VERSION은 패키지 DEFS을 [코드] = 0; 상수의 MINOR_VERSION가 : 정수 : = 16; - 엔드 패키지 DEFS, 사용의 work.defs.all을,, 디자인은 라이브러리 작업 파일에서 [이 / 코드] 실제 이름의 다를 수 있습니다 defs 파일을, 당신은 또한 일반적인 정의의 계층 구조를 구현할 수 있으며, 구체적인 정의를 타겟팅할 수 있습니다.

 

[TA37]

이것은 칩 당 독특한 비트 스트림으로 이어지는 각 칩에 대한 re-compile/synth/PAR을 필요로됩니다. 이 디바이스는 실제로 몇 가지 매개 변수를 제외하고 동일한 경우, 하나의 솔루션 이러한 매개 변수가 칩 어떤 실제 작동하는 구성 및 파워 온 리셋,하지만 전 후에로드 * 수 있도록 수도 있습니다. *로드 : 몇 가지 관리자의 CPU는 각 칩 인터페이스를 써주세요. 또는 각각의 칩은 구성 EEPROM이의 구성 다 빼버 논리가 있습니다. 또는 다른 방법입니다.

 

[FvM]

[견적]는 장치가 실제로 몇 가지 매개 변수를 제외하고 동일한 경우, 하나의 솔루션 이러한 매개 변수는 이후로드 * 수 있도록있을 구성 및 파워 온 리셋,하지만이 칩은 어떤 실제 작업을 수행합니다. [/ 견적] 런타임 전에 구성은 물론 대안입니다 제 의견으로는, 그것은 "이 칩은 어떤 실제 작업을 수행하기 전에"매개 변수를로드하는 제한해서는 안됩니다. 그러나 구성 레지스터에 대한 오버헤드 게다가, 그것은 상당히 높은 논리 요소와 라우팅 리소스 요구 사항이 포함되어 있습니다. 절약 컴파일 시간 이상 가장 중요한 장점은, 소프트웨어 변형 목록을 단순화합니다.

 

[TrickyDicky]

소프트웨어는 펌웨어를 독립적으로 개발하고 버전 호환성을 확인하거나 사용할 수있는 기능입니다 볼 레지스터를 사용하는 경우도있다.

 

[TA37]

낮은 오버헤드와 함께 뭔가가 배열 (들)로 비트 파일에서 '뭉치'에 가능한 모든 칩에 대한 매개 변수를 저장할 수 있습니다. 그럼 몇 그렇지 않으면 난 / 정적으로 코드를위한 O를 핀은 사용하지 않는 "/ 기능 어떤 칩 / ID가 난 누구지?" 그런 다음 매개 변수 : = PARAM_ARRAY (to_unsigned (IdPins (5 downto 0));