규정의 질문을 Swithing

[ilter]

친애하는 모든, 나는 몇 가지 질문을했습니다. regulator.Do 버퍼를 swithing 1.I 설계 회로 및 전원 MOS를 nonoverlap 사이에 추가할 필요가? 2.How 내가 전력 MOS의 길이를 결정 않습니다. 3.If 내가 병렬 한 레귤레이터 및 LDO를 사용합니다. 때때로 LDO은 켜짐으로되어 있고, Sometims SW가에 있습니다. LDO가 켜져 있고 SW NMOS이 꺼져있다면, 그래도 괜찮아? 난 상관이 어떤 물건을 가지고합니까? 4.LDO은 보상 한 캐패시터가 필요합니다. 내 출력 전류가 큰 경우, 내 적혈구 침강 속도는 다음 단계 여백이 더 좋은 작은입니까? 왜? 정말 고마워요?

 

[paley]

(1) 네, 필요, 패스 트랜지스터의 게이트 모자 위대한 때문입니다. (2) 프로세스가 permited 경우 확인 (3)처럼 짧은 (4) 방법 LDO에 작전?

 

[ilter]

[인용 = 팔레] (1) 예, 당신이 필요하기 때문에 패스 트랜지스터의 게이트 모자 좋아. (2) 프로세스가 permited 경우 확인 (3)처럼 짧은 (4) 방법 LDO에 작전? [/ 인용] 내 그림에서 "A"라는 뜻의 오류 A와 버퍼.

 

[thachngn]

나는 벅 레귤레이터에 대한 학습입니다. 얼마나 현재의 것은 충분히 주어 Qgs과 Qgd와 FET 전력을 제어하는 것입니다?

 

[inventor(y)]

안녕하세요, 그것은 Q = C에 대한 전부에요. V. 다음은 좋은 읽을 이동 : http://focus.ti.com/lit/ml/slup169/slup169.pdf 주제에 다른 좋은 참고 : 은 http://www .irf.com/technical-info/appnotes/an-1084.pdf 은 좋은 하루 되세요

 

[thachngn]

당신을 감사합니다! 난 다른 질문이 있습니다 어떻게 VDS와 파워 MOSFET의 Qgate을 계산합니까? 예 : Qg = 4.5n VDS = 10V로 (데이터 시트) Qg =? VDS = 5.5V로?

 

[qutang]

당신의 생각은 좋은 것입니다.

 

[sendoh2000]

이런 방식으로 계산 Qg : Qg = CGS * Vgs + Cgd * Vgd + Cgb * 내 이해 Vgb.

 

[inventor(y)]

내 늦은 답변에 죄송합니다. 당신이 응용 프로그램에 필요한 해답을 찾았어요. 노트? 그렇지 않다면 알려주세요.

 

[thachngn]

감사합니다 발명가! 그 말이 맞다? : 내 친구는 "Cgd = 2 * Crss1.sqrt (Vds1/Vdsoff)가 대부분의 전력 MOSFETs에 대한 appoximation 될 수있는 유용한"고 말했다 [크기 = 2] [COLOR = # 999999] 1 분 후에 추가 : [/ 색상] [/ 크기] 미안 해요, Crss1가 Vds1에서 크르스 (데이터 시트)입니다 의미