광고에서 "에지 수준에 맞는 경로에 허용되지 않습니다"

[jay_ec_engg]

내 verilog의 testbench를 컴파일하는 동안은 내가 그 이유를 수있는 어떤 오류 "레벨에 맞는 경로에 허용되지 않는 에지"gettting 무엇입니까?

 

[Big Boy]

당신은 소스 코드 스니펫 (snippet)을 줄 수 있습니까? 그것이 잘못인지 보지 않고 말씀 드리기 조금 어렵습니다. 난 당신이, 예를 들어, 수준에 맞는 등록 (즉, 레벨에 맞는 래치) 및 가장자리에 민감한 선언을 사용하여에 값을 할당하려고하는 것을 맞춰보세요.

 

[semiconductorman]

컴파일 / 코드를 시뮬레이션 때이를 U합니까?? 어느 시뮬레이터, 당신은 결핵 코드를 공유할 수있다면?

 

[jay_ec_engg]

그 시간은 다음과 같은 오류를 표시에서이 테스트 벤치를 시뮬레이션하려고하면 .... "에지 수준에 맞는 경로에 사용할 수 없습니다"... 누구 좀 도와 수 있습니까? ----------------------------------------------- 모듈 온도 ( CLK, enableN, 데이터); 입력 CLK, 입력 enableN, 출력 데이터, 등록 [15시] 온도, / / 테스트 벤치 내에서 지정하는 데이터 할당 = enableN!? 임시 [15] : 1'bz; 항상 @ (negedge CLK)하는 경우 TEMP = # 35 {온도 [14시], 온도 [15]}; 지정 specparam busOff = 40; specparam 제로 = 0; ((enableN!) posedge enableN *> 데이터) = (영, 제로, busOff); endspecify endmodule / / 템프

 

[Big Boy]

데이터가 지속적으로 과제를 통해 할당된 때 enableN 육아 가장자리 및 데이터 outout 간의 전파 지연을 지정하기 때문에 잘 모르겠지만,이 있겠어요? 지정한 지연 '데이터'출력 enableN 레벨 (대신의 가장자리)에 의존하면, enableN의 전환에 적용됩니다. 뭐 연속 할당 선언에 직접 지연을 지정하면?