과도 시뮬레이션 시간이 매우 ADC의 4 게시물 레이아웃 느린

[QT_GIRL]

안녕

누구 유령 일시적 어떻게 시간을 사용하여 시뮬레이션 속도를 알아?
난 자유의 정확도를 사용하고 난 겨우 몇 노드 시뮬레이션을위한 선택이 너무 오래 걸리지만,이 과정처럼 보인다.예를 들어 내 A에 25ns 램프 입력에 대한 게시물 레이아웃 시뮬레이션 / D 컨버터, 약 한 달 날을 실행합니다.만약 누군가가 나를 부를 난 감사하겠습니다.

<img src="http://www.edaboard.com/images/smiles/icon_cry.gif" alt="울고 또는 아주 슬픈" border="0" />

 

[chang830]

QT_GIRL 썼습니다 :

안녕누구 유령 일시적 어떻게 시간을 사용하여 시뮬레이션 속도를 알아?

난 자유의 정확도를 사용하고 난 겨우 몇 노드 시뮬레이션을위한 선택이 너무 오래 걸리지만,이 과정처럼 보인다.
예를 들어 내 A에 25ns 램프 입력에 대한 게시물 레이아웃 시뮬레이션 / D 컨버터, 약 한 달 날을 실행합니다.
만약 누군가가 나를 부를 난 감사하겠습니다.
<img src="http://www.edaboard.com/images/smiles/icon_cry.gif" alt="울고 또는 아주 슬픈" border="0" />

 

[srieda]

난 완전히 동의합니다.사용의 R & C의 참조 (커플링 capacitances)를 통해 올 연령이 걸릴 수있습니다.
C를 사용하여 추출하는 동안에만 기생.
또한 같은 ADiT 또는 NanoSim 가능한 경우 빠른 시뮬레이터를 사용합니다.올린날짜1 분 후 :수 없다면 다시 - 몇 가지 이유로, 다음 기생 추출 그냥 스크립트를 작성하고 모든 연구의 제로
만들어 ...

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="매우 행복" border="0" />

 

[Guest]

[No message]

 

[QT_GIRL]

srieda 썼습니다 :

난 완전히 동의합니다.
사용의 R & C의 참조 (커플링 capacitances)를 통해 올 연령이 걸릴 수있습니다.

C를 사용하여 추출하는 동안에만 기생.

또한 같은 ADiT 또는 NanoSim 가능한 경우 빠른 시뮬레이터를 사용합니다.
올린날짜

1 분 후 :
수 없다면 다시 - 몇 가지 이유로, 다음 기생 추출 그냥 스크립트를 작성하고 모든 연구의 제로 만들어 ...
<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="매우 행복" border="0" />

 

[hung_wai_ming@hotmail.com]

시간의 대부분의 경우, 특별 행정구 논리가 오랜 시간이 걸렸다.다시 중고 Netlist와
RC - 레이아웃 특별 행정구 논리와 결합하여 아날로그 Netlist 추출을 사용하여 시뮬레이션을 실행한다.더 나은 행동 모델의
논리를 사용할 수있습니다