공급 벤치와 통신 Verilog 코드를합니다.

T

toffee_pie

Guest
안녕 제군들하고 행복 휴가

내가 Verilog와 FPGA를 일상적인, 기본적인 코드를 구현에 노력하고 있어요.

이것은 수학 것입니다 / 간단히 수행할 계산을 좀, ADC는 전압 피연산자 공급 등으로 변경.

나 FPGA를 사용 오전의 전원 통해 단순히 가지고 통제를 짓을 이것을.

또한 내가 사용을 모니터링 추가로 버스를위한 않았 으면하는 전력과 예를 들어 시스템을 종료하거나 아래로 물방울을 줄일 전압을한다고해도 거기에가 수행중인 작업이 안돼 ...20 분 등

나는 어려움이 많은)없이 쓸 수이 코드를 Verilog에은 (i! 희망, 이미지 것이 내가 진술 또한 케이스하면됩니다이 많이와 블록 항상 동기 논리와 풍요의 tenrary /.

내가 뭘 또는려는 생각하는 방법은 최고의 벤치 아이디어를이 방식으로 사용하여 공급받을 수 있습니다 프로그램 공급 쉬운 일인가요?GPIB 것이 될이?

난이 모니터 코드가 수행에 LabVIEW LabVIEW 이미 일상을 수있는 사용 전 아마,?

RS232를 hameg 통해 DMM 넣었지가 같은지만, 변화보고 실제로는하기 어려운 건 아니 너무 갈 수 전력 수준의 명령은 내가 반대 부사장 오전 걱정에 대해으로부터위한 FPGA --------> 벤치 공급 .

하지만 오래 내가 만약 유감의 호흡, 추측이 접근하려고하는 마음에보고 가장 좋은 방법은 무엇이다.

 
미안하지만, 당신은 첨부 파일이 필요합니다 보려면 로그인을에

 

Welcome to EDABoard.com

Sponsor

Back
Top